Články podle tagu: ben-eater

FPGA VGA karta: Verilog a časování

Vytvořte VGA grafickou kartu na FPGA Altera EP4CE15 podle lekcí Bena Eatera. Verilog moduly, čítače, 2bitová barva. Kód a časování 800x600@60Hz pro middle/senior. Studujte implementaci.

Sestavení SAP-1 v Turing Complete: návod

Postupné sestavení počítače SAP-1 v simulátoru Turing Complete. Mikrokód, ROM, příkazy. Pro middle/senior dev. Stáhněte soubory a sestavte si svůj 8bitový CPU.