Články podle tagu: hart

Vícevláknový RISC-V softprocesor pro FPGA

Implementace hardwarové vícevláknovosti v RISC-V soft-jádru: stínové registry, hart_table, CSR. Zjednodušení IRQ a přepínání kontextu. Zdrojové kódy Verilog pro FPGA.