Články podle tagu: verilog

Vícevláknový RISC-V softprocesor pro FPGA

Implementace hardwarové vícevláknovosti v RISC-V soft-jádru: stínové registry, hart_table, CSR. Zjednodušení IRQ a přepínání kontextu. Zdrojové kódy Verilog pro FPGA.

USB kontrolér na FPGA: vývoj pro HID zařízení na příkladu klávesnice

Praktická příručka k vytvoření USB 1.1 kontroléru na FPGA. Architektura modulů, inicializace zařízení, analýza HID deskriptorů a připojení klávesnice. Příklady kódu v Verilogu.