Artikel nach Tag: ben-eater

FPGA VGA-Karte: Verilog und Timings

Erstellen Sie eine VGA-Videokarte auf Altera EP4CE15 FPGA nach Ben Eaters Lektionen. Verilog-Module, Zähler, 2-Bit-Farbe. Code und Timings 800x600@60Hz für Mittel-/Senior-Level. Studieren Sie die Implementierung.

SAP-1-Zusammenbau in Turing Complete: Anleitung

Schritt-für-Schritt-Zusammenbau des SAP-1-Computers im Turing Complete-Simulator. Mikrocode, ROM, Befehle. Für Middle-/Senior-Entwickler. Dateien herunterladen und eigenen 8-Bit-CPU zusammenbauen.