Artículos por etiqueta: hart

Procesador RISC-V multihilo suave para FPGA

Implementación de multihilo por hardware en núcleo suave RISC-V: registros sombra, hart_table, CSR. Simplificación de IRQ y cambio de contexto. Fuentes Verilog para FPGA.