Artículos por etiqueta: verilog

Procesador RISC-V multihilo suave para FPGA

Implementación de multihilo por hardware en núcleo suave RISC-V: registros sombra, hart_table, CSR. Simplificación de IRQ y cambio de contexto. Fuentes Verilog para FPGA.

Controlador USB en FPGA: desarrollo para dispositivos HID usando el ejemplo de un teclado

Guía práctica para crear un controlador USB 1.1 en FPGA. Arquitectura de módulos, inicialización de dispositivos, análisis de descriptores HID y conexión de teclado. Ejemplos de código Verilog.