중국의 2D 칩 돌파구: 합성 속도 1000배 빨라짐

중국, 2D 반도체 기술로 칩 생산 속도 1000배 빠르게 개선

중국 과학자들이 p형 단층 반도체 WSi2N4를 합성하는 새로운 방법을 개발해 박막 성장 속도를 분당 20마이크로미터로 끌어올렸다. 이는 기존 방식보다 무려 1000배 빠른 속도다. 이 성과는 2차원 소재 기반 CMOS 논리 회로 제작의 핵심 난제를 해결한 것으로, 실리콘 이후 시대의 반도체 칩 개발에 새로운 길을 열었다.

현대 마이크로일렉트로닉스의 한계와 2D 소재의 역할

기존 실리콘 트랜지스터는 미세화가 진행될수록 전류 누설, 발열, 양자 효과 등 물리적 한계에 부딪힌다. 매 2년마다 트랜지스터 집적도가 두 배로 증가한다는 무어의 법칙도 이러한 장벽 때문에 점점 더뎌지고 있다. 원자 한 층 두께의 2차원 소재는 높은 전하 이동도와 극도로 얇은 두께 덕분에 대안으로 주목받고 있다.

현재 마이크로일렉트로닉스를 지배하는 CMOS 구조는 전자를 운반하는 n형과 정공을 운반하는 p형 소재 쌍이 필요하다. MoS2 같은 n형 소재는 이미 활용되고 있지만, p형 소재의 부재는 완전한 회로 개발을 가로막는 핵심 장애물이었다. 이번 연구진은 화학 기상 증착(CVD) 공정에서 텅스텐 기판 위의 액체 금을 활용해 원자 확산 속도를 높이고, 균일하며 넓은 면적의 박막을 안정적으로 형성하는 데 성공했다.

기술 사양 및 검증 결과

합성된 WSi2N4는 트랜지스터 응용에 적합한 특성을 보였다:

• 온/오프 비율: 5.4 × 10^4;
• 활성 상태에서 높은 전류 밀도;
• 도핑 시 낮은 접촉 저항;
• 뛰어난 기계적 강도와 영률;
• 우수한 열 안정성.

연구팀은 이 소재를 MoS2와 결합해 CMOS 인버터를 제작하고, 하이브리드 회로의 실현 가능성을 입증했다. 이 방식은 경계면 결함을 최소화해 신뢰성을 크게 향상시킨다.

맥락: 실험실에서 산업으로

2D 소재 연구는 2004년 그래핀 발견으로 시작됐지만, 밴드갭이 없어 트랜지스터 적용에 한계가 있었다. WSi2N4 같은 전이금속 디칼코겐화물과 질화물은 이 문제를 해결한다. 글로벌 반도체 시장은 5000억 달러를 넘으며, AI, 5G, 양자 컴퓨팅 분야에서 실리콘 이후 기술에 대한 수요가 급증하고 있다.

성공 요인은 액체 금속 기판을 활용한 최적화된 CVD 공정으로, 에너지 비용을 줄이고 대량 생산 가능성을 높였다. 이 기술은 칩 크기를 앙스트롬 수준까지 축소하고, 성능 향상과 전력 소모 감소를 가능하게 할 전망이다.

핵심 요약

• 합성 속도 혁신: 1000배 빠른 성장 속도로 2D 칩의 양산 시대 초읽기.
• 완전한 CMOS 회로 구현: n형과 조합해 핵심 기술 장벽 해소.
• 실용적 특성 확보: 내구성과 발열 관리 능력이 실제 기기에 적합.
• 산업 파급 효과: 실리콘 이후 컴퓨팅 기술 혁신을 가속화할 것.
• 글로벌 경쟁 구도: 중국의 반도체 기술 경쟁력 강화에 기여.

산업적 의미

2D 소재의 본격 도입을 위해서는 리소그래피 및 패키징 공정의 재설계가 필요하지만, 초기 프로토타입은 3~5년 내 등장할 수 있다. 생산 비용 절감을 통해 FinFET 및 GAA 트랜지스터와의 경쟁력을 확보할 전망이다. 장기적으로는 무어의 법칙을 연장하고, 연간 1000억 달러 이상의 R&D 투자를 자극할 가능성이 있다.

— Editorial Team