按标签查看文章: ben-eater

FPGA VGA 显卡：Verilog 和时序

按照 Ben Eater 的课程在 Altera EP4CE15 FPGA 上创建 VGA 视频卡。Verilog 模块、计数器、2 位颜色。代码和时序 800x600@60Hz，适用于中高级。研究实现。

Turing Complete 中的 SAP-1 组装：指南

在 Turing Complete 模拟器中一步一步组装 SAP-1 计算机。微码、ROM、命令。适用于中高级开发者。下载文件并组装您自己的 8 位 CPU。