Investigadores de la Universidad de Tokio aceleran chips 1000 veces sin sobrecalentamiento
Un dispositivo basado en interruptores magnéticos logra multiplicar por mil la velocidad de procesamiento de datos sin generar calor adicional. La tecnología promete una revolución en los procesadores, aunque la comercialización aún está a años de distancia.
Interruptor magnético de la Universidad de Tokio: por qué 40 picosegundos reescriben el futuro de los chips de IA
[La esencia]: qué está pasando realmente
Un equipo de investigación de la Universidad de Tokio, en colaboración con RIKEN, ha creado un elemento de conmutación cuántica no volátil basado en el material antiferromagnético Mn₃Sn, un compuesto de manganeso y estaño. El dispositivo cambia su estado magnético en 40 picosegundos, aproximadamente 1000 veces más rápido que las operaciones típicas de nanosegundos en la DRAM y los aceleradores de IA modernos. Los resultados se publicaron esta semana en la revista Science.
La verdadera importancia del trabajo no es la velocidad récord en sí. Lo que importa es que la conmutación genera casi nada de calor: las simulaciones mostraron un aumento de temperatura de solo 8 kelvin. En comparación, intentos anteriores de lograr conmutación en picosegundos causaban picos de temperatura de cientos de kelvin, lo que los hacía comercialmente inviables. El grupo de Tokio evitó este problema mediante un mecanismo de torque de espín-órbita (SOT), donde el momento angular se transfiere directamente a la estructura magnética en lugar de a través del calentamiento del material.
Implicaciones prácticas: si la tecnología se puede escalar a nivel de chip, un centro de datos de escala Google podría consumir energía equivalente a unos 800 hogares en lugar de los 80 000 actuales. Dado el gasto actual de los hiperescaladores en electricidad y refrigeración, cientos de millones de dólares anuales por gran clúster, el impacto económico podría ser enorme.
Cronología y contexto
Enero de 2025. Un artículo en Nature sienta las bases teóricas de los interruptores de espín antiferromagnéticos. El grupo de Tokio publica resultados preliminares sobre la manipulación de estados magnéticos en Mn₃Sn.
2024–2025. La industria global de semiconductores alcanza la barrera térmica. Los clústeres de GPU escalan a cientos de miles de aceleradores, haciendo que el consumo de energía y la refrigeración sean los principales cuellos de botella. La DRAM requiere una recarga constante de carga en los condensadores; incluso los sistemas inactivos consumen energía para la regeneración de datos.
Mayo de 2026. Publicación en Science. El grupo de Tokio demuestra un dispositivo completamente funcional: una estructura apilada de Mn₃Sn/Ta sobre un sustrato de silicio, que conmuta en 40 picosegundos, con operación estable después de más de 100 mil millones de ciclos de escritura. Los chips convencionales a velocidades comparables se sobrecalentarían después de solo 10 millones de ciclos.
Simultáneamente. Los investigadores demostraron conmutación óptica: pulsos de fotocorriente de 60 picosegundos de un láser de telecomunicaciones y un fotodiodo escriben información directamente en el estado magnético. Esto abre el camino a la integración directa de canales de transmisión de datos ópticos con memoria no volátil, exactamente la dirección hacia la que se mueven las arquitecturas de centros de datos con interconexiones ópticas.
Quién gana y quién pierde
Ganadores:
Fabricantes de aceleradores de IA y centros de datos. NVIDIA, AMD, Intel, Google TPU: todos enfrentan el desafío de que una mayor escalabilidad de los clústeres de GPU choca con los límites de potencia y calor. Una tecnología que reduce la energía de conmutación de estado en un factor de 100 cambia radicalmente la economía unitaria de la inferencia y el entrenamiento de IA.
El ecosistema de semiconductores de Japón. La Universidad de Tokio y RIKEN consolidan el estatus de Japón como centro de excelencia en espintrónica. Dados los programas de apoyo gubernamental para la industria de semiconductores (Rapidus, subsidios de TSMC Kumamoto), esto otorga a las empresas japonesas una ventaja potencial en la próxima generación de tecnologías más allá del CMOS.
Desarrolladores de dispositivos IoT y IA en el borde. La no volatilidad (el estado magnético persiste después de cortar la alimentación) hace que los dispositivos de Mn₃Sn sean candidatos ideales para sensores autónomos y dispositivos de IA en el borde donde las baterías deben durar años.
Perdedores:
Fabricantes de DRAM y NAND. La tecnología Mn₃Sn combina la velocidad de la DRAM (pero 1000 veces más rápida) con la no volatilidad de la NAND. Si se comercializa, la distinción entre RAM y almacenamiento comienza a difuminarse, una amenaza fundamental para dos pilares del mercado de memorias que suman más de 200 mil millones de dólares.
Enfoques tradicionales para la conmutación ultrarrápida. Todos los esquemas anteriores de picosegundos basados en la destrucción del estado térmico (calentamiento de cientos de kelvin) ahora están obsoletos. El trabajo del grupo de Tokio demuestra que un mecanismo fundamentalmente diferente, no térmico, es posible.
Lo que los medios no están diciendo
La mayoría de la cobertura se centra en números llamativos: "1000 veces más rápido", "tres meses sin cargar un MacBook". Pero tres matices sistémicos siguen siendo poco reportados.
Primero. Un aumento de 1000 veces en la velocidad de conmutación de bits no significa una computadora 1000 veces más rápida. El rendimiento real depende de la memoria, las interconexiones, la arquitectura del chip y el software. Un interruptor rápido es necesario pero no suficiente. El profesor Tomo Nakatsuji, líder de la investigación, lo reconoce directamente.
Segundo. La implementación actual requiere un campo magnético de polarización externo para la conmutación determinista. Esta es una limitación práctica grave para un chip comercial: nadie colocará un imán permanente junto a cada elemento de conmutación. Aún no se ha encontrado una solución a este problema de ingeniería.
Tercero, y este es el aspecto más importante subestimado. El equipo demostró conmutación óptica utilizando un láser de telecomunicaciones. Esto significa que los datos pueden ingresar al dispositivo directamente a través de fibra óptica, sin conversión electrónica intermedia. Para la arquitectura de centros de datos, esto elimina una clase completa de transceptores y sus costos energéticos asociados. El dispositivo Mn₃Sn no es solo memoria: es una potencial interfaz optoelectrónica de próxima generación. Esta parte del trabajo, más que la velocidad de conmutación récord, podría resultar la más transformadora a largo plazo.
Pronóstico: próximos 30 días y 90 días
30 días (hasta finales de junio de 2026).
La publicación en Science provocará un aumento de la actividad académica. Grupos en MIT, Stanford, Cambridge, EPFL e IMEC intentarán reproducir el resultado en sus propias configuraciones. En un mes, aparecerán de 3 a 5 prepublicaciones con verificación o variaciones metodológicas.
Los laboratorios de I+D corporativos realizarán la debida diligencia. Intel Labs e IBM Research, con programas de espintrónica de larga data, solicitarán muestras de estructuras de Mn₃Sn y comenzarán pruebas internas.
La comunidad de capital de riesgo reaccionará más rápido que la academia. Las startups en espintrónica y dispositivos antiferromagnéticos, actualmente pocas, recibirán interés de fondos de tecnología profunda como Khosla Ventures y Lux Capital. Las primeras rondas semilla en "computación antiferromagnética" podrían anunciarse para finales de junio.
90 días (hasta finales de agosto de 2026).
La cuestión clave es la escalabilidad. El dispositivo de la Universidad de Tokio es un solo interruptor del tamaño de una muestra de laboratorio. Para convertirse en un chip, miles de millones de estos elementos deben integrarse en un solo dado, resolviendo problemas de uniformidad de la capa de Mn₃Sn, precisión de deposición y supresión de diafonía.
En paralelo, surge el problema de los materiales. Mn₃Sn es un compuesto sin un proceso de producción estandarizado en la industria de semiconductores. Si Applied Materials o Tokyo Electron anuncian el desarrollo de equipos compatibles con Mn₃Sn, eso indicará la transición de la tecnología del laboratorio a la industria.
El propio equipo de investigación reconoce: no se espera un prototipo de chip antes de 2030, y la disponibilidad comercial años después. Esta no es una tecnología "para mañana", sino un horizonte de planificación para programas de I+D a largo plazo. DARPA y las agencias europeas que siguen los desarrollos más allá del CMOS podrían iniciar programas de financiación específicos con un presupuesto estimado de 50 a 100 millones de dólares en los próximos años.
La vía de comercialización temprana más probable no son procesadores completos, sino la integración de interruptores Mn₃Sn en circuitos fotónicos integrados existentes como moduladores y elementos de memoria óptica. Este escenario podría materializarse en un plazo de 5 a 7 años, mucho antes de una "CPU completamente espintrónica", y generar los primeros ahorros de energía en centros de datos del orden de 200 a 400 millones de dólares al año para un gran hiperescalador.
— Editorial Team
Aún no hay comentarios.