TSMC exige l'exclusivité de ses partenaires pour maintenir son leadership dans l'emballage de puces CoPoS
TSMC impose des contrôles stricts de sa chaîne d'approvisionnement pour l'emballage de puces sur panneaux CoPoS. Les équipementiers et fournisseurs de matériaux taïwanais doivent signer des accords de confidentialité et des interdictions de fournir des concurrents pendant plusieurs années.
CoPoS et exclusivité TSMC : comment le géant taïwanais verrouille sa chaîne d'approvisionnement pour rester inégalé
L'essentiel : ce qui se passe vraiment
TSMC introduit des restrictions sans précédent dans l'industrie des semi-conducteurs : les partenaires taïwanais pour les équipements et matériaux utilisés dans la technologie CoPoS doivent signer des accords interdisant la fourniture aux concurrents pendant plusieurs années. Il ne s'agit pas seulement d'accords de non-divulgation (NDA), mais d'une exclusivité totale — un blocus complet empêchant Samsung, Intel et autres prétendants dans l'emballage avancé d'accéder aux composants critiques de la chaîne d'approvisionnement.
Il ne s'agit pas de protéger la propriété intellectuelle. Il s'agit de construire une forteresse autour de la prochaine génération d'emballage de puces. TSMC comprend que la bataille pour les processus 3 nm et 2 nm cède progressivement la place à la bataille pour l'emballage. CoWoS est déjà devenu le goulot d'étranglement de toute l'industrie de l'IA — les pénuries persistent malgré les plans d'expansion à 140 000 tranches par mois d'ici fin 2026 et 170 000 en 2027. CoPoS est la prochaine étape, et TSMC entend la contrôler de manière monopolistique.
CoPoS (Chip-on-Panel-on-Substrate) est une technologie qui passe des tranches de silicium rondes aux panneaux carrés de 310x310 mm, augmentant la surface utilisable de plus de cinq fois et réduisant les coûts unitaires d'emballage. Mais l'essentiel est qu'elle permet de servir des puces d'IA géantes de taille 14+ champs de réticule, que NVIDIA, Google et AMD auront d'ici 2028-2029 et qui ne peuvent physiquement pas tenir dans les processus CoWoS existants. En contrôlant aujourd'hui les fournisseurs d'équipements CoPoS, TSMC contrôle l'avenir de toute l'électronique haute performance.
Chronologie et contexte
Décembre 2024 – Janvier 2026 : Les pénuries de CoWoS deviennent le principal frein de l'industrie de l'IA. NVIDIA, AMD, Google font la queue. TSMC étend frénétiquement sa capacité mais atteint la limite physique des tranches rondes — seulement 4 à 7 puces de la génération Rubin tiennent sur un substrat de 12 pouces.
Février 2026 : L'installation des principaux équipements pour la ligne pilote CoPoS à Taïwan est terminée. TSMC commence les tests avec des partenaires clés. Le président C.C. Wei confirme officiellement pour la première fois que l'entreprise construit une ligne d'essai, visant une production de masse d'ici 2028-2029.
Avril 2026 : Deux événements marquants. Le 16 avril, lors de la conférence téléphonique trimestrielle de TSMC, Wei qualifie publiquement CoPoS de priorité clé et annonce que l'installation des équipements de la ligne pilote sera terminée en juin. Le 22 avril, au forum technologique de San Jose, l'entreprise dévoile sa feuille de route : 5,5 champs de réticule en 2026, 9,5 en 2027, 14 en 2028, et plus de 40 d'ici 2029. Ces derniers chiffres signifient que sans CoPoS, il sera impossible de servir des puces comme le Feynman de NVIDIA.
Pendant ce temps, les concurrents intensifient leurs efforts. Samsung promeut sa propre technologie de panneau SoP et a déjà obtenu une commande LPU de NVIDIA. Intel accélère l'EMIB et a signé un accord avec Google pour emballer l'énorme puce HumuFish, de taille 9 champs de réticule. Pour la première fois depuis des années, TSMC fait face à une menace réelle de perdre son monopole sur l'emballage avancé.
Mai 2026 : TSMC passe à l'offensive. Les partenaires de la chaîne d'approvisionnement CoPoS sont confrontés à une demande d'exclusivité — les fabricants taïwanais d'équipements et de matériaux ne peuvent pas vendre de composants critiques aux concurrents pendant plusieurs années. En effet, TSMC exploite sa position dominante pour verrouiller l'écosystème avant que les concurrents ne puissent construire le leur.
Gagnants et perdants
Gagnant : TSMC — le principal bénéficiaire de tout le dispositif. Son monopole sur CoWoS (environ 85 % du marché mondial de l'emballage avancé) s'étend à l'ère CoPoS. De plus, TSMC gagne un levier sur les clients : vous voulez une place dans la file d'attente pour le dernier emballage ? Passez vos commandes de puces chez nous. La combinaison logique avancée et emballage avancé devient indissociable.
Gagnant : Les fabricants d'équipements taïwanais. Les fournisseurs de premier rang pour CoPoS — 13 entreprises taïwanaises dont Gudeng Precision (inventaire d'équipements), Chroma ATE (mesure), Grand Plastic (traitement chimique) et Inven Technology (correction du gauchissement) — obtiennent des commandes pluriannuelles garanties du plus grand client du monde des semi-conducteurs. Le prix de l'exclusivité est l'incapacité de vendre aux concurrents, mais étant donné la domination actuelle de TSMC, cette restriction semble gérable.
Gagnant : Les fournisseurs japonais et américains en dehors de l'écosystème taïwanais. Corning, AGC, Tokyo Electron, Applied Materials, Advantest sont présents dans toutes les chaînes d'approvisionnement, et TSMC ne peut pas les lier par l'exclusivité. Ils deviennent des marchands d'armes vendant aux deux camps.
Perdant : Samsung. Le géant coréen mise sur l'emballage sur panneau SoP avec intégration mémoire, mais sans accès aux fournisseurs taïwanais critiques — ceux qui ajustent déjà les processus pour CoPoS sur la ligne pilote de TSMC — le calendrier pour un produit compétitif est repoussé.
Perdant : Intel. Miser sur l'EMIB nécessitera soit de dupliquer la chaîne d'approvisionnement (coûteux et long), soit d'utiliser d'autres fournisseurs aux performances potentiellement inférieures. L'accord avec Google est une victoire, mais sans l'écosystème taïwanais, la mise à l'échelle sera douloureuse.
Perdant : Les clients de TSMC — NVIDIA, AMD, Apple. L'absence de concurrence dans l'emballage avancé signifie des prix en hausse et aucune alternative. NVIDIA tente de diversifier en passant des commandes LPU chez Samsung, et Google se tourne vers Intel, mais ce sont des projets de niche qui ne peuvent pas ébranler la domination de TSMC.
Perdant : L'écosystème mondial des semi-conducteurs. La concentration d'une technologie critique entre les mains d'une seule entreprise et d'un seul pays crée un risque systémique. Toute perturbation à Taïwan — crise géopolitique, tremblement de terre, épidémie — paralyserait immédiatement l'industrie mondiale de l'IA.
Ce que les médias ne disent pas
Aperçu un : L'exclusivité ne concerne pas la concurrence mais le gauchissement. Le principal défi technique de l'emballage sur panneau n'est pas les transitions TGV (traversée de verre) ou la lithographie, mais le gauchissement. En passant des tranches rondes aux panneaux carrés de 310x310 mm, la différence des coefficients de dilatation thermique du silicium, du cuivre et des composés crée des contraintes mécaniques qui croissent de manière non linéaire avec la taille. L'entreprise taïwanaise Inven Technology a créé une solution unique pour la correction du gauchissement, et Shanta fournit des films d'équilibrage avec contrainte inverse. C'est ce savoir-faire, et non des équipements abstraits, que TSMC verrouille avec l'exclusivité. Les concurrents peuvent acheter des équipements de lithographie chez ASML ou des outils de gravure chez Tokyo Electron, mais sans les solutions taïwanaises de gauchissement, ils feront face à des pertes de rendement massives lors de la montée en puissance.
Aperçu deux : 2026 n'est pas une « préparation à la production » mais le moment où tout se décide. TSMC termine l'installation de sa ligne pilote CoPoS en juin 2026. Les 12 à 18 mois suivants sont la fenêtre de validation des processus avec les clients clés (NVIDIA, AMD, Apple). Si les concurrents ne construisent pas leurs propres lignes pilotes et ne commencent pas la validation dans la même période, au moment de la production de masse en 2028-2029, toutes les décisions de conception seront liées aux processus spécifiques de TSMC. Le changement sera impossible sans une refonte complète de la puce. La demande d'exclusivité des fournisseurs est un moyen de s'assurer que les concurrents en 2026-2027 n'ont pas accès à des processus matures, manquant ainsi la fenêtre de validation.
Aperçu trois : TSMC change son modèle économique — de fonderie à entreprise de systèmes. Traditionnellement, le métier de fonderie impliquait la neutralité : TSMC fabrique des puces pour tout le monde, sans concurrencer les clients. Les accords exclusifs pour la chaîne d'approvisionnement CoPoS sont un pas vers un modèle où TSMC contrôle non seulement la production mais aussi l'écosystème qui l'entoure. Le président C.C. Wei a publiquement déclaré l'objectif d'atteindre des marges brutes supérieures à 65 % et de se concentrer sur des « produits à haute valeur ajoutée et haute marge ». TSMC s'éloigne consciemment du métier de commodité pour un monopole de plateforme — et l'exclusivité des fournisseurs est un outil pour cette transition.
Aperçu quatre : L'écosystème coréen riposte — mais dans la mauvaise direction. Les fournisseurs de Samsung et SK Hynix — des entreprises comme AP Systems, SEMES, Hanmi Semiconductor — ont commencé à se tourner activement vers Taïwan, cherchant à entrer dans la chaîne d'approvisionnement CoPoS. Cela signifie que le cluster coréen des semi-conducteurs perd son propre écosystème d'emballage avancé. TSMC ne se contente pas de verrouiller les fournisseurs taïwanais ; il débauche les fournisseurs coréens, portant un double coup à la compétitivité de Samsung dans l'emballage avancé.
Prévisions : les 30 et 90 prochains jours
30 jours (d'ici mi-juin 2026) : La ligne pilote CoPoS de TSMC sera entièrement équipée comme prévu. Pendant cette période, les fournisseurs taïwanais qui ont signé des accords d'exclusivité commenceront à recevoir des paiements de compensation pour renoncer à travailler avec des concurrents — j'estime le volume total à 300-500 millions de dollars, déguisés en « paiements anticipés pour livraisons futures » ou « subventions de R&D conjointes ».
Je m'attends à ce qu'Intel ou Samsung fasse au moins une tentative de contester juridiquement les accords d'exclusivité auprès des autorités antitrust à Taïwan ou aux États-Unis. Les chances de succès sont faibles, mais le simple dépôt signalera au marché la gravité du problème.
Les clients de TSMC, en particulier NVIDIA et Apple, entameront des négociations à huis clos sur des garanties d'accès non discriminatoire à la capacité CoPoS. Les positions publiques seront loyales, mais en privé, des demandes seront faites pour verrouiller les quotas et les prix pour les années à venir.
90 jours (d'ici mi-août 2026) : D'ici fin août, je m'attends aux premières fuites sur les résultats des tests de la ligne pilote CoPoS — taux de rendement, solutions de gauchissement, compatibilité avec les substrats en verre (TGV). Si les rendements dépassent 80 %, le marché verra cela comme une confirmation des délais de production de masse en 2028. Les actions des fournisseurs d'équipements taïwanais augmenteront de 15 à 25 % sur cette nouvelle.
Simultanément, une deuxième vague d'exclusivité émergera — cette fois pour les matériaux. Les fabricants de substrats à noyau de verre (Corning, AGC, SKC) recevront des offres de contrats préférentiels avec TSMC en échange de la limitation des fournitures aux concurrents. TSMC n'obtiendra pas une exclusivité totale avec les géants mondiaux, mais pourra sécuriser un accès prioritaire et de meilleures conditions.
Les concurrents — Samsung et Intel — doivent présenter leurs propres feuilles de route d'emballage sur panneau avec des délais concrets pour les lignes pilotes d'ici août. Sinon, l'écart sera fixé à 2-3 ans, et le marché cessera de les considérer comme de véritables concurrents dans l'emballage avancé.
Les entreprises chinoises (JCET, Tongfu Microelectronics, Huatian Technology) accéléreront le développement de leurs propres technologies de panneau, mais sans accès aux processus matures de correction du gauchissement et aux substrats en verre, leurs produits seront positionnés pour le segment « en dessous de 5 champs de réticule » — c'est-à-dire la génération précédente de puces d'IA. TSMC leur laisse délibérément ce marché, concentrant CoPoS sur le segment 14+ où les marges sont les plus élevées.
La question stratégique la plus importante à l'horizon de 90 jours : NVIDIA décidera-t-elle de créer une chaîne d'approvisionnement d'emballage complètement indépendante de TSMC ? L'entreprise se diversifie déjà — LPU chez Samsung, Feynman visant CoPoS. Mais si les accords exclusifs de TSMC commencent à limiter réellement l'accès de NVIDIA aux innovations des concurrents, Jensen Huang devra faire un choix : accepter le monopole de TSMC et payer n'importe quel prix, ou investir des milliards de dollars dans un écosystème parallèle. La réponse à cette question déterminera l'équilibre des pouvoirs dans l'industrie des semi-conducteurs pour une décennie.
— Editorial Team
Aucun commentaire pour le moment.