FPGA 스크러버 아키텍처: 우주 시스템 방사선 보호
우주 방사선은 전자 장치, 특히 FPGA 같은 프로그래머블 로직 장치에 심각한 위협을 가합니다. 단일 이벤트 업셋(SEU)이나 기능 중단(SEFI)이 구성 설정을 변경시키거나 오작동을 일으킬 수 있어, 스크러버는 우주선 아키텍처의 필수 요소이자 선택 사항이 아닙니다.
반도체에서 방사선의 물리적 영향
우주에서 이온화 방사선은 마이크로일렉트로닉스에 네 가지 주요 손상을 유발하며, 각각에 맞춘 보호 전략이 필요합니다.
주요 방사선 영향:
- SEU (단일 이벤트 업셋) — 하전 입자로 인한 메모리 비트 플립
- SEFI (단일 이벤트 기능 중단) — 제어 로직이나 상태 머신의 일시적 글리치
- SEL (단일 이벤트 래치업) — 기생 스라이스터 활성화로 인한 과열
- TID (총 이온화 선량) — 누적 산화물 손상으로 장치 특성 저하
SRAM 또는 플래시 기반 FPGA 구성 메모리에서 단 하나의 비트 플립만으로도 신호 경로가 바뀌거나 로직이 파괴됩니다. 저궤도(LEO)에서 중이온 플럭스(flux)는 1-10 particles/cm²/s에 달해, 보호되지 않은 백만 비트 장치는 초당 10⁻⁵–10⁻⁶의 SEU 발생률을 보입니다.
구성 스크러버 작동 원리
스크러버는 FPGA 구성 메모리를 지속적으로 모니터링하고 수정하는 하드웨어 또는 소프트웨어 모듈입니다. 핵심 역할은 오류가 누적되어 임계점을 넘기 전에 탐지하고 수정하는 것입니다.
전형적인 리드백 스크러버 사이클:
- FPGA에서 현재 구성 프레임을 읽음
- 보호 메모리의 골든 참조와 비트 단위로 비교
- 불일치 시 오류 주소를 기록하고 참조 데이터로 프레임 재작성
- 다음 프레임으로 이동해 반복
핵심 지표는 스크러브 주기(scrub period)로, 평균 SEU 간격보다 짧아야 합니다. 50 Mbit 구성에서 20 MHz 속도라면 전체 사이클은 약 150 ms 소요됩니다.
스크러버 아키텍처 유형
구현 방식은 방사선 내성, 크기/무게 제한, 예산 등 미션 요구사항에 따라 달라집니다.
시스템 배치 기준:
- 내부 스크러버 — FPGA 내부 IP 코어. 장점: 빠른 응답, 쉬운 통합. 단점: 메인 로직과 동일한 방사선 취약성, 칩 자원 소모.
- 외부 스크러버 — 전용 IC. 장점: FPGA 독립적, 방사선 강화. 단점: 추가 보드 부품, 느린 동작.
- 하이브리드 구성 — 내부 + 외부 스크러빙. 빠른 수정과 깊은 복구로 장애 내성 극대화.
방법 기준:
- 블라인드 스크러빙 — 검사 없이 모든 프레임 순차 재작성
- 리드백 스크러빙 — 읽고 참조 비교 후 부분 수정
- CRC 기반 검사 — 체크섬으로 구성 무결성 확인
99.9% 이상 가동률이 필요한 우주 미션에서 외부 리드백 스크러버가 빛을 발합니다: 페이로드 중단 없이 독립 복구.
외부 스크러버 아키텍처: BSV7CBRH 사례
BSV7CBRH 전용 IC는 구성 메모리와 FPGA 간 스마트 브리지 역할을 하며, 완전한 방사선 보호 기능을 탑재합니다.
주요 기능:
- 시스템 시작 시 비트스트림 로딩(콜드 부트)
- 리드백 또는 블라인드 모드 지속 구성 모니터링
- SEU/SEFI 탐지 및 수정, 상태 레지스터 로깅
- UART/SPI를 통한 원격 재구성
- 무단 덮어쓰기 방지 하드웨어 쓰기 보호
BSV7CBRH 사양:
- 코어 전압: 1.8 V ±5%
- 클럭 속도: 최대 20 MHz
- 전력 소모: ~1 W (20 MHz, 125°C 기준)
- 온도 범위: -55...+125 °C
- TID: 100 krad (Si) — LEO에서 약 5년
- SEL 임계값: ≥75 MeV·cm²/mg
- SEU 임계값: 스크러버 구성 로직 ≥37 MeV·cm²/mg
지원 FPGA:
- 네이티브: BMTI 시리즈 (BQVR, BQR2V, BQR5V, BQR7V, BQR7K)
- 호환: Xilinx Virtex, Kintex-7, Virtex-7 (비트스트림 조정 필요)
- 병렬 슬레이브 구성 인터페이스로 다른 FPGA 지원
스크러빙 시스템 설계 핵심 고려사항
보드 레이아웃:
- 스크러버와 FPGA 간 트레이스 5 cm 이내 유지
- CBGA 아래 전용 그라운드 플레인으로 방열
클럭킹:
- 지터 <50 ps의 전용 20 MHz 소스
- 백업 발진기 또는 외부 클럭 스위치오버
메모리 중복:
- 듀얼 독립 플래시 셀에 골든 비트스트림
- 사용 전 CRC 검사
텔레메트리 및 진단:
- 주소 범위별 SEU 수정 카운터를 공유 텔레메트리 버스에
- 스크러버 상태 모니터링 (IDLE/READ/COMPARE/WRITE)
- 오류 플래그 (CRC 불일치, 타임아웃, 쓰기 실패)
대안 비교
Xilinx 내장 SEM IP:
- 장점: 최소 하드웨어
- 단점: SEFI 취약, 레거시 지원 부족
외부 컨트롤러 IC:
- 장점: FPGA 독립, 원격 재구성
- 단점: 추가 보드 부품
RAD5500 마이크로컨트롤러:
- 장점: 완전 독립, 업그레이드 가능
- 단점: 복잡하고 고가
고방사선 환경(LEO/MEO)에서 외부 스크러버가 신뢰성, 성능, 비용 균형을 가장 잘 맞춥니다.
검증 및 방사선 테스트
스크러버 검증은 우주 조건을 모사한 엄격한 테스트로 진행합니다.
주요 테스트 유형:
- TID 테스트 — Co-60 감마 조사 100 krad (Si), 실시간 파라미터 검사
- SEL/SEU 테스트 — 입자 가속기 중이온
- 열 사이클링 — MIL-STD-883 기준 1000 사이클 -55...+125 °C
분석 도구:
- SPENVIS (우주 환경 정보 시스템)
- OMERE (외부 방사선 환경 모델링)
- CREME96 (우주선 효과 on 마이크로일렉트로닉스)
핵심 요약
- 구성 스크러빙은 우주 FPGA 설계의 필수 요소
- 스크러버 선택은 미션에 맞춤: 중간 위험은 내부, 핵심 작업은 외부
- 스크러브 주기는 평균 SEU 간격보다 짧아 다중 오류 누적 방지
- 오류 텔레메트리는 방사선 분석과 차세대 하드웨어 데이터 제공
- 전체 테스트(TID, SEL, 열)는 실제 방사선 경도 검증
— Editorial Team
아직 댓글이 없습니다.