返回首页

FPGA 擦洗器架构:太空辐射防护

保护太空系统中 FPGA 免受辐射效应的擦洗器架构技术分析。辐射损伤的物理基础、擦洗方法的分类、专用解决方案的架构以及实际设计方面均有考虑。该材料面向太空电子工程师和开发者。

如何保护太空中的 FPGA:擦洗器完整指南
Advertisement 728x90

FPGA 配置擦除器架构:太空系统辐射防护

太空辐射对电子设备构成严重威胁,尤其是可编程逻辑器件如 FPGA。单粒子翻转(SEU)或功能中断(SEFI)可能改变配置或引发故障,使擦除器成为航天器架构的核心组成部分,而非可选附件。

半导体中辐射的物理效应

太空中的电离辐射会在微电子中引发四种主要损伤类型,每种都需要针对性的防护策略。

主要辐射效应:

Google AdInline article slot
  • SEU(单粒子翻转) — 带电粒子导致内存位翻转
  • SEFI(单粒子功能中断) — 控制逻辑或状态机临时故障
  • SEL(单粒子闩锁) — 寄生晶闸管激活引发过热
  • TID(总电离剂量) — 累积氧化层损伤导致器件参数退化

对于基于 SRAM 或 Flash 的 FPGA 配置内存,一个位翻转就可能重定向信号或破坏逻辑。在近地轨道,重离子通量达 1-10 粒子/cm²/s,未防护的百万位器件 SEU 率约为 10⁻⁵–10⁻⁶ 次/秒。

配置擦除器工作原理

擦除器是一个硬件或软件模块,用于持续监控并修正 FPGA 配置内存。其核心任务:在错误积累到临界点前检测并修复。

典型读回擦除周期:

Google AdInline article slot
  • 从 FPGA 读取当前配置帧
  • 逐位比对受保护内存中的黄金参考
  • 发现不匹配时,记录错误地址并用参考数据重写帧
  • 转向下一帧并重复

关键指标是擦除周期,必须短于 SEU 平均间隔。对于 50 Mbit 配置在 20 MHz 下,全周期约 150 ms。

擦除器架构类型

实现选择取决于任务需求,如辐射耐受性、尺寸重量限制和预算。

按系统位置分类:

Google AdInline article slot
  • 内部擦除器 — FPGA 内部 IP 核。优点:响应快、集成易。缺点:易受主逻辑相同辐射影响,占用芯片资源。
  • 外部擦除器 — 专用 IC。优点:独立于 FPGA、抗辐射。缺点:增加板卡元件、操作较慢。
  • 混合方案 — 内部 + 外部擦除。兼顾快速修复和深度恢复,最大化容错性。

按方法分类:

  • 盲擦除 — 顺序重写所有帧,无检查
  • 读回擦除 — 读取、比对参考、针对性修正
  • 基于 CRC 检查 — 通过校验和验证配置完整性

对于需 99.9%+ 正常运行时间的太空任务,外部读回擦除器表现最佳:独立恢复且不中断载荷。

外部擦除器架构:BSV7CBRH 示例

BSV7CBRH 专用 IC 作为配置内存与 FPGA 的智能桥接,集成全面辐射防护功能。

主要特性:

  • 系统启动时比特流加载(冷启动)
  • 连续配置监控,支持读回或盲模式
  • SEU/SEFI 检测与修正,状态寄存器记录
  • 通过 UART/SPI 远程重配置
  • 硬件写保护,防未授权覆盖

BSV7CBRH 规格:

  • 核心电压:1.8 V ±5%
  • 时钟速度:最高 20 MHz
  • 功耗:~1 W(20 MHz、125°C 典型值)
  • 温度范围:-55...+125 °C
  • TID:100 krad (Si) — 近地轨道约 5 年
  • SEL 阈值:≥75 MeV·cm²/mg
  • SEU 阈值:擦除器配置逻辑 ≥37 MeV·cm²/mg

支持 FPGA:

  • 原生:BMTI 系列(BQVR、BQR2V、BQR5V、BQR7V、BQR7K)
  • 兼容:Xilinx Virtex、Kintex-7、Virtex-7(需比特流调整)
  • 通过并行从配置接口支持其他 FPGA

擦除系统关键设计考虑

板卡布局:

  • 擦除器与 FPGA 间走线控制在 5 cm 以内
  • CBGA 下专用地平面散热

时钟设计:

  • 专用 20 MHz 源,抖动 <50 ps
  • 备用振荡器或外部时钟切换

内存冗余:

  • 黄金比特流存双独立 Flash 单元
  • 使用前 CRC 检查参考

遥测与诊断:

  • 按地址范围的 SEU 修正计数器至共享遥测总线
  • 擦除器状态监控(IDLE/READ/COMPARE/WRITE)
  • 错误标志(CRC 不匹配、超时、写失败)

与替代方案比较

Xilinx 内置 SEM IP:

  • 优点:硬件最小
  • 缺点:易 SEFI,旧设备支持差

外部控制器 IC:

  • 优点:独立于 FPGA、远程重配
  • 缺点:增加板卡部件

RAD5500 微控制器:

  • 优点:完全独立、可升级
  • 缺点:复杂且昂贵

在高辐射环境(近地/中地轨道),外部擦除器在可靠性、性能和成本间取得最佳平衡。

验证与辐射测试

擦除器验证通过严苛测试模拟太空环境。

核心测试类型:

  • TID 测试 — Co-60 γ 辐照至 100 krad (Si),实时参数检查
  • SEL/SEU 测试 — 粒子加速器重离子
  • 热循环 — MIL-STD-883 标准 1000 次 -55...+125 °C

分析工具:

  • SPENVIS(太空环境信息系统)
  • OMERE(外部辐射环境建模)
  • CREME96(宇宙射线对微电子影响)

关键要点

  • 配置擦除 是太空 FPGA 设计必备,非可选
  • 擦除器选择 匹配任务:中风险用内部,关键任务用外部
  • 擦除周期 须短于 SEU 平均间隔,避免多错误积累
  • 错误遥测 提供辐射分析和未来硬件关键数据
  • 全面测试(TID、SEL、热循环)验证实际辐射硬度

— Editorial Team

Advertisement 728x90

继续阅读