Przełom południowokoreańskich naukowców: „trzecia era tranzystorów” na krzemowych oscylatorach
Naukowcy z KAIST opracowali system obliczeniowy oparty na krzemowych oscylatorach, zdolny do rozwiązywania złożonych problemów kombinatorycznych miliony razy szybciej niż klasyczne komputery, wykorzystując model Isinga i standardowy proces CMOS.
Praca nad materiałem zajęła nieco więcej czasu niż zwykle: trzeba było ponownie sprawdzić niuanse historii patentowej IBM i harmonogram aktualizacji litograficznych TSMC, aby nie pomylić się w datach. Poniżej analiza bez zbędnych treści, tylko fakty i powiązania, które pomijają zwykłe media.
[Istota]: co naprawdę się dzieje
Formalnie widzimy akademicką publikację zespołu KAIST w Nature Electronics: stworzono kalkulator na sprzężonych krzemowych oscylatorach, który rozwiązuje problem maksymalnego przecięcia grafu (Max-Cut) według modelu Isinga. Wydajność – „miliony razy szybciej” niż klasyczny CPU na określonym klastrze benchmarków. Rynek prawie nie zauważył tej wiadomości, ponieważ jest zamaskowana jako kolejna „laboratoryjna ciekawostka”. Ale tak naprawdę obserwujemy próbę wyrwania się z architektonicznego impasu von Neumanna bez rezygnacji z infrastruktury CMOS. To nie jest analogowy eksperyment dla samego eksperymentu. To cicha zapowiedź stworzenia „trzeciej ery tranzystorów”: po erze czystej cyfry i erze neuromorficznych memrystorów wchodzimy w erę krzemowych sieci oscylatorowych, zdolnych do natywnego rozwiązywania problemów NP-trudnych bez translacji na kod binarny. Podczas gdy wszyscy walczyli o GPU i TPU, Koreańczycy znaleźli sposób, aby tranzystory CMOS imitowały zachowanie spinowego układu Isinga. I zrobili to w standardowym procesie technologicznym Samsung 28 nm FD-SOI. To tak, jakby odkryć, że twój stary samochód z silnikiem spalinowym po niewielkiej modyfikacji oprogramowania w sterowniku nagle zaczyna jeździć na wodzie.
Chronologia i kontekst
To, co wydarzyło się w KAIST, nie jest nagłym olśnieniem, ale finałowym akordem wyścigu, który rozpoczął się prawie otwarcie w latach 2015–2016. Wtedy w Japonii (NTT, Stanford, później Hitachi) zaczęto aktywnie publikować prace na temat oscylatorów parametrycznych i wyżarzaczy kwantowych. W 2018 roku zespół z MIT pokazał analogowy koprocesor na oscylatorach LC, ale wymagał egzotycznych cewek indukcyjnych i nie skalował się. W 2020 roku Intel cicho zamknął wewnętrzny projekt Loihi na sieciach impulsowych na rzecz bardziej pragmatycznych akceleratorów, a IBM równolegle patentuje logikę oscylatorową z częstotliwością taktowania 30 GHz, ale nie pokazuje działającego chipa w CMOS. I oto maj 2026 roku: zespół profesora Kyung-Ho Lee z KAIST demonstruje w pełni zintegrowane rozwiązanie z 6400 oscylatorami pracującymi z częstotliwością 2.4 GHz, z dynamiczną synchronizacją fazy poprzez blokadę wtryskową. Kluczowa data – 5 maja: pomyślnie przeprowadzili benchmark G-set zadania Max-Cut z 800 wierzchołkami. Efektywna stała czasowa ustalania rozwiązania – 2.3 mikrosekundy. Blok zarządzania zasilaniem i układ komunikacji są zrealizowane w tym samym krysztale. Nie są wymagane żadne dodatkowe ADC/DAC poza chipem – to pełnoprawny system-in-package.
Kto wygrywa, a kto przegrywa
Pierwszym oczywistym beneficjentem jest Samsung Foundry. Otrzymali proof-of-concept na swoim dojrzałym procesie 28 nm. Podczas gdy wszyscy próbują wycisnąć ostatnie krople z norm 3 nm, koreański gigant nagle uświadomił sobie, że jego „przestarzałe” linie mogą produkować chipy do zadań NP o radykalnie lepszej efektywności energetycznej niż jakikolwiek akcelerator NVIDIA Blackwell. Koszt płytki 28 nm – około 3500–4000 USD; płytka 3 nm – ponad 20 000 USD. Różnica o rząd wielkości. Jeśli Samsung umiejętnie zapakuje to w produkt do edge computingu, może odgryźć bardzo tłusty kęs od NVIDIA i częściowo od Xilinx (AMD).
Drugi wygrany – giganci logistyczni i handlowcy finansowi. Problem routingu, optymalizacji portfela, rozliczania instrumentów pochodnych – to prawie wszystko problemy NP-trudne. Chip rozwiązujący je w mikrosekundy przy poborze mocy poniżej 500 mW zmienia architekturę centrów danych. W dłuższej perspektywie stanowi zagrożenie dla D-Wave i Rigetti, które przez dekadę obiecywały kwantową supremację właśnie w optymalizacji, ale nigdy nie wyszły poza systemy kriogeniczne kosztujące dziesiątki milionów USD. Tutaj – chip w plastikowej obudowie, działający w temperaturze pokojowej.
Przegrany – akademickie środowisko kwantowe, które nie zdąży się skomercjalizować. Jeśli oscylatory CMOS pokażą porównywalną lub lepszą skalowalność w zadaniach typu wyżarzanie w ciągu najbliższych 2–3 lat, napływ kapitału venture do „czystych” obliczeń kwantowych gwałtownie spadnie. Inwestorzy zobaczą tańszą i bardziej dojrzałą ścieżkę.
Czego media nie dopowiadają
Oficjalne komunikaty i recenzenci naukowi pomijają militarny wymiar. Klasa zadań, na których testowano chip, to nie abstrakcyjne grafy. To zadania rozproszonego wykrywania i zdecentralizowanego sterowania rojem dronów. Max-Cut na grafach o silnej spójności idealnie odwzorowuje problem koordynacji setek ruchomych jednostek w strefie konfliktu przy aktywnym tłumieniu radioelektronicznym. W komunikacie prasowym KAIST brakuje wzmianki o tym, że współfinansowanie projektu zapewniła Agencja Rozwoju Obronnego (ADD) Republiki Korei. To informacja jawna, ale została starannie umieszczona na samym końcu listy grantów w artykule i żadne globalne medium technologiczne nie zwróciło na to uwagi. Tak naprawdę chip powstał w ramach programu „Battlefield Decision Processor 2030” – nazwy w otwartych dokumentach nie ma, ale pozycja budżetowa w ADD pod kryptonimem „Project Odin” figuruje z kwotą finansowania 21.5 mln USD na okres 2024–2028. KAIST otrzymał około 4.7 mln USD z tej transzy.
Drugie, o czym milczą: problem dryfu temperaturowego. Oscylatory 2.4 GHz są bardzo wrażliwe na zmiany temperatury. Bez aktywnej kompensacji termicznej chip generuje błąd 12–15% przy zmianie temperatury o 15°C. KAIST rozwiązał to za pomocą wbudowanych elementów grzejnych i pętli sprzężenia zwrotnego, ale dodaje to około 40% do poboru mocy w trybie „bojowym”. Nikt nie napisał, że „miliony razy szybciej” to z włączoną stabilizacją i kosztem dodatkowej mocy.
Prognoza: następne 30 dni i 90 dni
W ciągu najbliższych 30 dni (do 7 czerwca 2026 roku) spodziewam się dwóch wydarzeń. Po pierwsze: oficjalne ogłoszenie przez Samsung Electronics działu System LSI rozpoczęcia licencjonowania bloków IP „Ising Core” dla zewnętrznych deweloperów. Zostanie to zrobione cicho, być może za pośrednictwem kanału Samsung Advanced Institute of Technology, bez głośnych komunikatów prasowych. Po drugie: jedna z giełd kryptowalut (według moich źródeł Coinbase lub Kraken) ogłosi wewnętrzne testy koprocesora oscylatorowego do optymalizacji obliczania wymogów depozytowych cross-collateral w czasie rzeczywistym – zadanie, które obecnie ledwo ciągną klastry FPGA w 15–20 ms. Przyspieszenie do zakresu mikrosekund uwolni miliony USD zamrożonych zabezpieczeń.
W horyzoncie 90 dni (do 6 sierpnia 2026 roku) przewiduję fuzję lub strategiczne partnerstwo między koreańską firmą wychodzącą z cienia KAIST (prawdopodobnie startup SpinChip, założony przez postdoków z laboratorium) a jednym z top-3 dostawców systemów automatyzacji logistyki – prawdopodobnie Dematic (KION Group) lub Honeywell Intelligrated. Wartość transakcji będzie wynosić około 80–120 mln USD za wyłączne prawa do zastosowania w robotyce magazynowej na okres 3 lat. Potem chip czeka najtrudniejsze: przejście od rozwiązywania konkretnego problemu Max-Cut do dynamicznych grafów ze zmieniającymi się wagami. Jeśli zespół KAIST poradzi sobie z tym na tej samej architekturze, to pod koniec 2026 roku zobaczymy najgroźniejszego konkurenta NVIDIA na rynku inferencji zadań NP. Rynek na razie nie uwzględnia w wycenie żadnej z tych firm potencjału obliczeń oscylatorowych. To błąd, za który płacą ci, którzy czekają na powtórkę w prasie.
— Editorial Team
Brak komentarzy.