Südkoreanische Wissenschaftler entwickeln multifunktionalen Transistor für KI-Geräte
Das Team der POSTECH (Pohang University of Science and Technology) hat einen neuartigen Transistor entwickelt, der mehrere Logikfunktionen gleichzeitig ausführen kann. Die in der Zeitschrift Advanced Functional Materials veröffentlichte Technologie reduziert den Bauteilebedarf um 75 % und beschleunigt die Datenverarbeitung um das Vierfache für Wearable Electronics und KI-Endgeräte.
Analyseartikel: POSTECHs multifunktionaler Transistor – Paradigmenwechsel oder Laborkuriosität?
Ein Transistor statt vier, 4-fache Beschleunigung und eine Technologie, die den Markt für EDA-Tools durcheinanderwirbeln könnte.
Am 9. Juni 2026 veröffentlichte die Gruppe von Professor Lee Byung Hun an der POSTECH einen Artikel in Advanced Functional Materials, der viele in der Halbleiterbranche innehalten ließ. Sie schufen einen Transistor auf Basis eines ZnO-Te-Heteroübergangs, der eine doppelt negative differentielle Transkonduktanz (D-NDT) aufweist – ein Phänomen, bei dem der Strom zunächst ansteigt, dann fällt, dann wieder ansteigt und wieder fällt.
Auf den ersten Blick – wieder eine Laborkuriosität. Aber ich zeige Ihnen, warum dieses Ergebnis für etablierte Akteure gefährlicher sein könnte, als es scheint. Und warum der Weg vom Labortisch zur TSMC- oder Intel-Fab trotz aller Brillanz der koreanischen Wissenschaftler zehn Jahre dauern kann – oder gar nicht erst stattfindet.
[Das Wesentliche]: Was wirklich passiert
Vergessen Sie für einen Moment FinFET, GAA und 2-nm-Prozesse. Was POSTECH getan hat, ist ein Angriff auf das grundlegende Prinzip der modernen Mikroelektronik. Seit 50 Jahren entwerfen wir digitale Schaltungen nach dem Prinzip „ein Transistor, eine Logikfunktion“. Natürlich gibt es komplexe Gatter, Flipflops, Multiplexer, aber jedes grundlegende Logikelement (UND, ODER, NICHT) wird aus mehreren Transistoren aufgebaut, die auf eine bestimmte Weise verbunden sind.
Das POSTECH-Team hat dieses Prinzip durchbrochen. Ihr Transistor ist nicht nur ein „Transistor mit Speicher“ oder ein „rekonfigurierbarer Transistor“. Es ist ein Bauelement, das allein eine Funktion ausführen kann, für die in einem klassischen Design vier Transistoren und eine komplexe Schaltung erforderlich wären. Die Rede ist von einem Frequenzvervierfacher – einer Schaltung, die ein Eingangssignal nimmt und ein Signal mit der vierfachen Frequenz ausgibt.
Wie funktioniert das? Das Schlüsselwort ist D-NDT. Bei einem normalen Transistor ist die Strom-Spannungs-Beziehung eine glatte monotone Kurve. Bei ihrem Bauelement hat diese Kurve zwei „Höcker“ und zwei „Täler“. Das bedeutet, dass ein Eingangssignal, das den Transistor durchläuft, in vier verschiedene Ausgangszustände „zerschnitten“ wird. Die Wissenschaftler stimmten die Überlappungslänge zwischen den ZnO- und Te-Schichten präzise ab – und erhielten gleichzeitig Längs- und Querströme innerhalb eines einzigen Kristalls.
Warum ist das wichtig? Weil alles einfacher wird: 75 % weniger Bauteile, 4-mal schnellere Datenverarbeitung pro Eingangssignalzyklus. Und vor allem: Die Niedertemperaturabscheidung (<200 °C) ermöglicht die Integration dieser Transistoren in jedem Stadium – sogar als zusätzliche Schicht auf einem bereits fertigen Chip.
Zeitplan und Kontext
Das Team von Professor Lee Byung Hun hat nicht ins Blaue geschossen. Ihr aktueller Erfolg folgt auf eine Reihe von Durchbrüchen im Laufe des Jahres 2026, die zusammen das Bild nicht nur einer Forschungsgruppe, sondern eines wahren „Inkubators“ für Zukunftstechnologien zeichnen.
März 2026: Eine Veröffentlichung in ACS Nano derselben POSTECH-Gruppe befasst sich mit dem Problem des Kontaktwiderstands in ultradünnen Tellur-Transistoren. Sie wandten eine Raised Source and Drain (RSD)-Struktur an – eine lokale Verdickung der Bereiche, in denen Strom in den Transistor ein- und austritt. Ergebnis: Der Kontaktwiderstand sank um das 50-fache, und der Einschaltstrom erhöhte sich bei kryogenen Temperaturen um das 17-fache. Dies war ein Signal: Tellur (Te) könnte ein ernsthafter Kandidat werden, um Silizium in der 3D-Integration zu ersetzen.
Mai 2026: Eine Veröffentlichung in Advanced Functional Materials. Diesmal geht es nicht um Widerstand, sondern um die „Intelligenz“ eines einzelnen Transistors. Der Artikel ist vom 26. Mai datiert, aber die globalen Medien griffen ihn erst zwischen dem 4. und 9. Juni auf. Beachten Sie den Zeitplan: Nur zwei Monate zwischen der Lösung des „Leitfähigkeitsproblems“ und der Lösung des „Funktionalitätsproblems“. Die Gruppe arbeitet mit erstaunlichem Tempo.
Jetzt, Juni 2026: Die Nachricht verbreitet sich in allen Branchenpublikationen – von Semiconductor Digest bis EurekAlert. Aber wie so oft wird die wissenschaftliche Sensation als „Revolution von morgen“ präsentiert. Doch der eigentliche Weg zur Kommerzialisierung – über die Entwicklung der Fertigungstechnologie, die Skalierung und die Erstellung von Standardzellenbibliotheken – wird Jahre dauern. Die Tatsache jedoch, dass die südkoreanische Regierung über das Ministerium für Wissenschaft und IKT diese Forschung finanziert (Core Technology Development Program for the National Semiconductor Research Laboratory), spricht Bände. Seoul setzt auf Post-Silizium-Elektronik.
Wer gewinnt und wer verliert
Gewinner Nr. 1: Samsung Electronics (potenziell). Samsung und POSTECH verbinden langjährige Beziehungen. Darüber hinaus sucht Samsung aktiv nach Wegen, sich von TSMC nicht nur in der Prozesstechnologie, sondern auch in der Architektur abzusetzen. Wenn Samsung diese Technologie zuerst lizenzieren und D-NDT-Transistoren in seine nächste Generation von Speicherchips oder Logik für KI-Beschleuniger (z. B. die letzte Woche angekündigte Mach-2-Linie) einbetten kann, erlangen sie einen einzigartigen Vorteil: weniger Transistoren – mehr Platz für Cache und Speicher.
Gewinner Nr. 2: Hersteller von Wearable Electronics (Apple, Garmin, Huawei). Für Smartwatches und AR-Brillen ist jeder Quadratmillimeter Chipfläche kostbar. Eine Reduzierung der Bauteilezahl um 75 % bedeutet entweder eine radikale Verkleinerung der Chipgröße bei gleichbleibender Funktionalität oder – noch wichtiger – das Hinzufügen neuer Funktionen (direkte KI-Inferenz am Handgelenk) bei gleicher Größe. Apple testet bereits Post-Silizium-Technologien für die nächste Generation der Vision Pro; ZnO-Te-Transistoren könnten Teil dieses Puzzles sein.
Gewinner Nr. 3: Südkoreas Ministerium für Wissenschaft und IKT. Die 39 Millionen US-Dollar für KI-RAN von der koreanischen Regierung, die wir in einer früheren Analyse besprochen haben, sind „vertikale“ Integration auf Netzwerkebene. Hier handelt es sich um einen „horizontalen“ Durchbruch auf Materialwissenschaftsebene. Korea baut einen vollständigen Stack auf: von der Grundlagenwissenschaft (POSTECH) bis zu angewandten Lösungen (Samsung, SK Hynix). Dies ist eine Strategie, die Europa (IMEC) und die USA (Albany NanoTech Complex) zu kopieren versuchen, aber die Koreaner sind dank enger Zeitpläne und starker Koordination schneller.
Verlierer Nr. 1: Synopsys und Cadence (EDA-Giganten). Ihr Geschäft ist Chipdesign-Software auf Basis von Standardzellenbibliotheken. Wenn ein Transistor auftaucht, der die Funktion von vier normalen Transistoren erfüllt, ändern sich die Regeln. Neue Werkzeuge für Synthese, Place & Route und Static Timing Analysis (STA) werden benötigt. Synopsys und Cadence haben keine fertigen Modelle für D-NDT-Bauelemente. Sie werden entweder dringend selbst welche entwickeln oder Startups kaufen müssen. Wahrscheinlich werden wir in den nächsten 3-6 Monaten sehen, dass eines dieser Unternehmen ein kleines französisches oder israelisches Startup übernimmt, das bereits an „multifunktionalen Transistoren“ gearbeitet hat.
Verlierer Nr. 2: Intel (kurzfristig). Intel hat gerade einen Großauftrag von Google über 3 Millionen TPUs an Land gezogen; die gesamte Aufmerksamkeit der Anleger gilt dem 18A-Prozess und Hyperscaler-Verträgen. Langfristig könnte Intel jedoch in dieselbe Falle tappen wie Nokia im iPhone-Zeitalter: Sie verbessern weiter, was sie kennen (Prozesstechnologie), während Wettbewerber die eigentliche Rechnerarchitektur ändern. Intel hat keine öffentliche Forschung zu D-NDT-Transistoren, anders als Samsung. Das ist ein Warnsignal.
Verlierer Nr. 3: TSMC (indirekt). TSMC ist der König der Silizium-Lithografie. Aber hier sprechen wir über Materialien, die keine fortschrittlichen EUV-Scanner erfordern (ZnO und Te werden bei niedrigen Temperaturen abgeschieden). Wenn sich der Markt in Richtung „funktionaler Transistoren“ statt nur „dünnerer Transistoren“ bewegt, verliert TSMC einen Teil seines technologischen Vorsprungs, der auf massiven Investitionen in die Lithografie beruht. Das wird nicht morgen passieren, aber der Trend ist gesetzt.
Was die Medien nicht sagen
Nachrichtenfeeds veröffentlichen die Pressemitteilung von POSTECH erneut und fügen Standardfloskeln über „Durchbruch“ und „Revolution“ hinzu. Aber sie übersehen drei grundlegende Probleme hinter den Kulissen.
Einsicht Nr. 1: Temperaturstabilität – das Haupthindernis
Keine Publikation fragt: Wie verhält sich dieser ZnO-Te-Heteroübergang bei 85 °C? Bei 125 °C? In einem Smartphone-Chip erreichen Temperaturen leicht 80-100 °C. In einem Rechenzentrum ebenfalls. Tellur und Zinkoxid sind Materialien, deren Eigenschaften sich mit der Temperatur erheblich ändern können. Der Artikel in Advanced Functional Materials beschreibt Experimente bei Raumtemperatur. Kein Wort über Temperaturtests. Wenn der D-NDT-Effekt beim Erhitzen auf 60 °C verschwindet, wird die kommerzielle Anwendung dieser Technologie auf Labore und vielleicht auf leistungsarme medizinische Implantate beschränkt sein. Nicht auf KI-Beschleuniger.
Einsicht Nr. 2: Variabilität der Eigenschaften – ein Albtraum für Hersteller
Fertigungspräzision ist der Schlüssel. D-NDT tritt nur bei einer genau definierten Überlappungslänge zwischen ZnO und Te auf. Eine Abweichung von 1-2 Nanometern – und statt eines Doppelpeaks erhält man einen einzelnen Peak oder gar keinen. Auf einem 300-mm-Wafer könnte es Milliarden solcher Transistoren geben. Die Sicherstellung einer nanometergenauen Abscheidung von Tellur auf Zinkoxid über die gesamte Waferfläche ist eine Aufgabe, die niemand auf der Welt gelöst hat. POSTECH hat es im Labor an einigen Proben geschafft. Aber in einer Fabrik, wo die Produktionsgeschwindigkeit Hunderte von Wafern pro Stunde beträgt, wird es unglaublich schwierig sein, diese Leistung zu wiederholen. Die Ausbeute könnte inakzeptabel niedrig sein – sagen wir 5-10 % gegenüber 95 % bei ausgereiften Siliziumprozessen.
Einsicht Nr. 3: Tellur – ein seltenes und teures Material
In Übersichten wird „Verfügbarkeit“ und „Niedertemperaturabscheidung“ erwähnt, aber der Hauptpunkt wird ausgelassen: Tellur ist eines der seltensten Elemente in der Erdkruste. Seine Häufigkeit ist mit Platin vergleichbar. Die weltweite Tellurproduktion beträgt etwa 500 Tonnen pro Jahr, die hauptsächlich in Legierungen und Thermoelektrik verwendet werden. Um Tellur-basierte Transistoren in Massenproduktion herzustellen, müsste der Tellurabbau um das Hundertefache gesteigert werden. Das ist nicht nur teuer – es könnte im erforderlichen Maßstab physikalisch unmöglich sein. Silizium macht 28 % der Erdkruste aus. Tellur: 0,0000001 %. Spüren Sie den Unterschied. Selbst wenn die Technologie bereit ist, wird Tellur das neue „Lithium“ für Halbleiter – aber noch knapper. Das bedeutet, dass ZnO-Te-Transistoren ein Nischenprodukt für margenstarke Anwendungen (Militärchips, medizinische Implantate, Raumfahrt) bleiben, aber Silizium in der Massenelektronik nicht ersetzen werden.
Prognose: Nächste 30 Tage und 90 Tage
Nächste 30 Tage (bis Mitte Juli 2026)
1. Welle von Zitaten und Folgeforschung. Der Artikel in Advanced Functional Materials wird häufig zitiert werden. Innerhalb eines Monats werden mindestens 3-4 unabhängige Studien aus anderen Labors (in den USA, Europa, China) versuchen, den D-NDT-Effekt an anderen Materialien (z. B. Indium-Gallium-Zinkoxid IGZO oder Molybdändisulfid MoS2) zu reproduzieren. Wenn mindestens zwei Gruppen das Ergebnis bestätigen, ist das ein Signal, dass das Phänomen kein Artefakt, sondern ein physikalischer Effekt ist.
2. Samsung-POSTECH-Verhandlungen. Samsung wird eine Delegation des Samsung Advanced Institute of Technology (SAIT) nach Pohang entsenden. Ziel: ein exklusiver Lizenzvertrag. Ich erwarte, dass innerhalb von 30 Tagen unbestätigte Informationen (ein Insider-Tipp aus koreanischen Medien) auftauchen, dass Samsung 5-10 Millionen US-Dollar in die Forschungsgruppe von Professor Lee investiert, um einen 3D-Integrationsprototypen mit ZnO-Te-Transistoren zu erstellen. Dies wird keine öffentliche Nachricht sein, aber die Branche wird es wissen.
3. Risikokapitalaktivität in Korea. Deep-Tech-Risikofonds (z. B. SoftBank Vision Fund, falls sie ihre Anlagestrategie in Korea überarbeiten, oder lokale koreanische Fonds wie KDB Capital) werden nach Startups suchen, die an „mehrwertiger Logik“ und „Frequenzvervielfachung“ mit neuen Materialien arbeiten. Dies ist eine frühe Phase, aber ich prognostiziere mindestens einen Series-A-Deal über 15-20 Millionen US-Dollar bis Ende Juli.
Mittelfristige Prognose (90 Tage, bis September 2026)
1. Erster kommerzieller Proof-of-Concept von Samsung. Samsung wird (in einem geschlossenen Rahmen auf der IEDM-Konferenz im Dezember, aber Hinweise werden im September auftauchen) Tests von ZnO-Te-Transistoren im 3D-Packaging für HBM-Speicher ankündigen. Konkret: Einsatz des D-NDT-Transistors als Frequenzvervierfacher für das Taktsignal auf dem Speicher-Die. Dies könnte den Stromverbrauch der Speicherschnittstelle um 20-25 % senken. Wenn bestätigt, könnte die Samsung-Aktie bei Nachrichten über einen „Durchbruch bei der HBM-Energieeffizienz“ um 5-7 % steigen.
2. Reaktion von Intel und TSMC – Dementi oder Übernahme. Große Chip-Hersteller werden sich öffentlich zu der Technologie äußern müssen. Wahrscheinlich werden sie sagen: „Es ist interessant, aber unreif und hat grundlegende Skalierungsprobleme“ (was, wie wir besprochen haben, stimmt). Aber hinter verschlossenen Türen wird TSMC beginnen, Tellur-Technologiepatente aufzukaufen, und Intel wird seine eigene Forschung zu „2D-Materialien für multifunktionale Transistoren“ beschleunigen. Erwarten Sie Nachrichten, dass Intel ein Patent für einen „Transistor mit dreifach negativer differentieller Transkonduktanz“ eingereicht hat – als Antwort auf D-NDT.
3. Erste Anzeichen eines „Materialwettlaufs“. China, das aufgrund von US-Sanktionen keinen Zugang zu fortschrittlichen EUV-Scannern hat, wird die ZnO-Te-Technologie als Möglichkeit sehen, die Silizium-Lithografie-Stufe zu „überspringen“. Die chinesische Regierung wird ein neues Forschungsprogramm zu „Post-Silizium-Transistoren für KI“ ankündigen, das sich auf Tellur und Zinkoxid konzentriert. Das Programmbudget könnte 200-300 Millionen US-Dollar über 5 Jahre betragen. Dies wird eine direkte Reaktion auf die POSTECH-Arbeit sein.
4. Tellur-Versorgungsprobleme. Der weltweite Tellurpreis wird zu steigen beginnen. Derzeit bei etwa 80-100 US-Dollar pro kg. In Erwartung der Nachfrage aus der Halbleiterindustrie werden Händler beginnen, Tellur aufzukaufen, und der Preis könnte bis Ende September auf 150-180 US-Dollar pro kg steigen. Dies wiederum wird die Aufmerksamkeit von Produzenten in Kanada und den USA (wo Tellurvorkommen als Nebenprodukt des Kupfer- und Goldabbaus existieren) auf sich ziehen, und sie werden mit der Ausweitung der Produktion beginnen. Aber das ist ein langsamer Prozess.
Zusammenfassung für diejenigen, die bis hierher gelesen haben: Der D-NDT-Transistor von POSTECH ist eine brillante wissenschaftliche Arbeit, die zeigt, wohin die Mikroelektronik gehen könnte, nachdem Moores Gesetz endgültig an die physikalischen Grenzen von Silizium gestoßen ist. Aber lassen Sie sich nicht von den Schlagzeilen täuschen. Der Weg vom Laborprototyp zum kommerziellen Produkt dauert in der Halbleiterbranche 5-10 Jahre. Und auf diesem Weg gibt es drei Hindernisse: thermische Stabilität, Variabilität der Eigenschaften und Tellurverfügbarkeit. Wenn alle drei überwunden werden – werden wir einen Paradigmenwechsel erleben. Wenn nicht – wird diese Arbeit eine schöne Veröffentlichung bleiben, die zitiert, aber nicht umgesetzt wird.
Derzeit setze ich 70 % Wahrscheinlichkeit darauf, dass die Technologie Nischenanwendungen in der Militär- und Medizinelektronik findet (wo Kosten keine Rolle spielen, aber Größe und Stromverbrauch schon), und nur 30 %, dass sie auf den Massenmarkt von Smartphones und KI-Beschleunigern skaliert werden kann. Aber selbst diese 30 % sind Grund genug für Samsung und die koreanische Regierung, ernsthaft Geld zu investieren. Denn wenn es funktioniert, ändert es alles.
— Editorial Team
Noch keine Kommentare.