Des scientifiques sud-coréens créent un transistor multifonctionnel pour les appareils d'IA
L'équipe de POSTECH (Université des sciences et technologies de Pohang) a développé un nouveau type de transistor capable d'effectuer simultanément plusieurs fonctions logiques. La technologie, publiée dans la revue Advanced Functional Materials, réduit les besoins en composants de 75 % et accélère le traitement des données par 4 pour l'électronique portable et les terminaux d'IA.
Article d'analyse : Le transistor multifonctionnel de POSTECH — changement de paradigme ou curiosité de laboratoire ?
Un transistor au lieu de quatre, une accélération de 4x, et une technologie qui pourrait bouleverser le marché des outils EDA.
Le 9 juin 2026, le groupe du professeur Lee Byung Hun à POSTECH a publié un article dans Advanced Functional Materials qui a fait réfléchir beaucoup de monde dans l'industrie des semi-conducteurs. Ils ont créé un transistor basé sur une hétérojonction ZnO-Te qui présente une double transconductance différentielle négative (D-NDT) — un phénomène où le courant augmente d'abord, puis diminue, puis augmente à nouveau, et diminue à nouveau.
À première vue — une autre curiosité de laboratoire. Mais je vais vous montrer pourquoi ce résultat pourrait être plus dangereux pour les acteurs établis qu'il n'y paraît. Et pourquoi, malgré tout le génie des scientifiques coréens, le chemin du laboratoire à la fonderie de TSMC ou d'Intel pourrait prendre 10 ans — ou ne jamais aboutir.
[L'essentiel] : Ce qui se passe vraiment
Oubliez un instant FinFET, GAA et les procédés en 2 nm. Ce qu'a fait POSTECH est une attaque contre le principe fondamental de la microélectronique moderne. Depuis 50 ans, nous concevons des circuits numériques sur le principe « un transistor, une fonction logique ». Bien sûr, il existe des portes complexes, des bascules, des multiplexeurs, mais chaque élément logique de base (ET, OU, NON) est construit à partir de plusieurs transistors connectés d'une manière spécifique.
L'équipe de POSTECH a brisé ce principe. Leur transistor n'est pas simplement un « transistor à mémoire » ou un « transistor reconfigurable ». C'est un dispositif qui, à lui seul, peut effectuer une fonction qui nécessiterait 4 transistors et un circuit complexe dans une conception classique. Nous parlons d'un quadrupleur de fréquence — un circuit qui prend un signal d'entrée et produit un signal avec une fréquence quatre fois supérieure.
Comment ça marche ? Le mot clé est D-NDT. Dans un transistor normal, la relation courant-tension est une courbe monotone lisse. Dans leur dispositif, cette courbe a deux « bosses » et deux « creux ». Cela signifie qu'un signal d'entrée, en traversant le transistor, est « découpé » en quatre états de sortie différents. Les scientifiques ont ajusté avec précision la longueur de recouvrement entre les couches de ZnO et de Te — et ont simultanément obtenu des courants longitudinal et transversal au sein d'un seul cristal.
Pourquoi est-ce important ? Parce que tout devient plus simple : 75 % de composants en moins, un traitement des données 4 fois plus rapide par cycle de signal d'entrée. Et surtout, le dépôt à basse température (<200°C) permet d'intégrer ces transistors à n'importe quelle étape — même sur une puce déjà terminée en tant que couche supplémentaire.
Chronologie et contexte
L'équipe du professeur Lee Byung Hun n'a pas tiré au hasard. Leur succès actuel fait suite à une série de percées tout au long de 2026, qui dressent ensemble le portrait non pas d'un simple groupe de recherche, mais d'un véritable « incubateur » de technologies futures.
Mars 2026 : Une publication dans ACS Nano du même groupe de POSTECH aborde le problème de la résistance de contact dans les transistors en tellure ultra-minces. Ils ont appliqué une structure de source et drain surélevés (RSD) — en épaississant localement les régions où le courant entre et sort du transistor. Résultat : la résistance de contact a chuté de 50 fois, et le courant à l'état passant a augmenté de 17 fois à des températures cryogéniques. C'était un signal : le tellure (Te) pourrait devenir un sérieux candidat pour remplacer le silicium dans l'intégration 3D.
Mai 2026 : Une publication dans Advanced Functional Materials. Cette fois, il ne s'agit pas de résistance mais de « l'intelligence » d'un seul transistor. L'article est daté du 26 mai, mais les médias mondiaux ne l'ont repris qu'entre le 4 et le 9 juin. Notez le calendrier : seulement deux mois entre la résolution du problème de « conductivité » et la résolution du problème de « fonctionnalité ». Le groupe travaille à un rythme stupéfiant.
Maintenant, juin 2026 : La nouvelle se répand dans toutes les publications de l'industrie — de Semiconductor Digest à EurekAlert. Mais comme souvent, la sensation scientifique est présentée comme une « révolution pour demain ». Pourtant, le véritable chemin vers la commercialisation — via le développement de la technologie de fabrication, la mise à l'échelle et la création de bibliothèques de cellules standard — prendra des années. Cependant, le fait que le gouvernement sud-coréen, par l'intermédiaire du ministère des Sciences et des TIC, finance cette recherche (Programme de développement de technologies de base pour le laboratoire national de recherche sur les semi-conducteurs) en dit long. Séoul mise sur l'électronique post-silicium.
Qui gagne et qui perd
Gagnant n°1 : Samsung Electronics (potentiellement). Samsung et POSTECH entretiennent des liens de longue date. De plus, Samsung cherche activement des moyens de se démarquer de TSMC non seulement dans la technologie des procédés, mais aussi dans l'architecture. Si Samsung peut obtenir une licence exclusive pour cette technologie et intégrer les transistors D-NDT dans ses puces mémoire de nouvelle génération ou dans la logique des accélérateurs d'IA (par exemple, la gamme Mach-2 annoncée la semaine dernière), ils obtiennent un avantage unique : moins de transistors — plus d'espace pour le cache et la mémoire.
Gagnant n°2 : Les fabricants d'électronique portable (Apple, Garmin, Huawei). Pour les montres connectées et les lunettes de réalité augmentée, chaque millimètre carré de puce est précieux. Réduire le nombre de composants de 75 % signifie soit réduire radicalement la taille de la puce tout en maintenant les fonctionnalités, soit — plus important — ajouter de nouvelles fonctionnalités (inférence IA directe au poignet) à taille égale. Apple teste déjà des technologies post-silicium pour le prochain Vision Pro ; les transistors ZnO-Te pourraient faire partie de cette équation.
Gagnant n°3 : Le ministère sud-coréen des Sciences et des TIC. Les 39 millions de dollars pour l'IA-RAN du gouvernement coréen, dont nous avons parlé dans une analyse précédente, sont une intégration « verticale » au niveau du réseau. Ici, c'est une percée « horizontale » au niveau de la science des matériaux. La Corée construit une pile complète : de la science fondamentale (POSTECH) aux solutions appliquées (Samsung, SK Hynix). C'est une stratégie que l'Europe (IMEC) et les États-Unis (Albany NanoTech Complex) tentent de copier, mais les Coréens, grâce à des délais serrés et une forte coordination, sont plus rapides.
Perdant n°1 : Synopsys et Cadence (géants de l'EDA). Leur métier est le logiciel de conception de puces basé sur des bibliothèques de cellules standard. Si un transistor apparaît qui effectue la fonction de 4 transistors normaux, les règles changent. De nouveaux outils sont nécessaires pour la synthèse, le placement et le routage, et l'analyse statique du timing (STA). Synopsys et Cadence n'ont pas de modèles prêts pour les dispositifs D-NDT. Ils devront soit les développer d'urgence en interne, soit acheter des startups. Probablement, dans les 3 à 6 prochains mois, nous verrons l'une de ces entreprises acquérir une petite startup française ou israélienne qui travaillait déjà sur les « transistors multifonctionnels ».
Perdant n°2 : Intel (à court terme). Intel vient de décrocher une commande massive de Google pour 3 millions de TPU ; toute l'attention des investisseurs est concentrée sur le procédé 18A et les contrats avec les hyperscalers. Mais à long terme, Intel pourrait tomber dans le même piège que Nokia à l'ère de l'iPhone : ils continuent à « améliorer ce qu'ils connaissent » (la technologie des procédés) tandis que les concurrents changent l'architecture même du calcul. Intel n'a pas de recherche publique sur les transistors D-NDT, contrairement à Samsung. C'est un signal d'alarme.
Perdant n°3 : TSMC (indirectement). TSMC est le roi de la lithographie au silicium. Mais ici, nous parlons de matériaux qui ne nécessitent pas de scanners EUV avancés (ZnO et Te sont déposés à basse température). Si le marché évolue vers des « transistors fonctionnels » plutôt que simplement des « transistors plus fins », TSMC perd une partie de son avantage technologique, qui repose sur des investissements massifs dans la lithographie. Cela n'arrivera pas demain, mais la tendance est lancée.
Ce que les médias ne disent pas
Les fils d'actualité republient le communiqué de presse de POSTECH, ajoutant des phrases toutes faites sur la « percée » et la « révolution ». Mais ils passent à côté de trois problèmes fondamentaux en coulisses.
Insight n°1 : La stabilité en température — la principale pierre d'achoppement
Aucune publication ne demande : comment cette hétérojonction ZnO-Te se comporte-t-elle à 85°C ? À 125°C ? Dans une puce de smartphone, les températures atteignent facilement 80-100°C. Dans un centre de données aussi. Le tellure et l'oxyde de zinc sont des matériaux dont les propriétés peuvent changer considérablement avec la température. L'article d'Advanced Functional Materials décrit des expériences à température ambiante. Pas un mot sur les tests de température. Si l'effet D-NDT disparaît lorsqu'il est chauffé à 60°C, l'application commerciale de cette technologie sera limitée aux laboratoires et, peut-être, aux implants médicaux de faible puissance. Pas aux accélérateurs d'IA.
Insight n°2 : La variabilité des caractéristiques — un cauchemar pour les fabricants
La précision de fabrication est essentielle. La D-NDT ne se produit qu'à une longueur de recouvrement strictement définie entre ZnO et Te. Un écart de 1 à 2 nanomètres — et au lieu d'un double pic, vous obtenez un pic unique ou rien du tout. Sur un wafer de 300 mm, il pourrait y avoir des milliards de ces transistors. Assurer un dépôt nanométrique de tellure sur de l'oxyde de zinc sur toute la surface du wafer est une tâche que personne au monde n'a accomplie. POSTECH l'a fait en laboratoire sur quelques échantillons. Mais dans une fonderie, où la vitesse de production est de centaines de wafers par heure, répéter cet exploit sera incroyablement difficile. Le rendement pourrait être inacceptablement bas — disons, 5 à 10 % contre 95 % pour les procédés silicium matures.
Insight n°3 : Le tellure — un matériau rare et coûteux
Les critiques mentionnent la « disponibilité » et le « dépôt à basse température » mais omettent l'essentiel : le tellure est l'un des éléments les plus rares de la croûte terrestre. Son abondance est comparable à celle du platine. La production mondiale de tellure est d'environ 500 tonnes par an, principalement utilisée dans les alliages et la thermoélectricité. Pour produire en masse des transistors à base de tellure, l'extraction de tellure devrait être multipliée par des centaines. Ce n'est pas seulement coûteux — cela pourrait être physiquement impossible à l'échelle requise. Le silicium constitue 28 % de la croûte terrestre. Le tellure : 0,0000001 %. Sentez la différence. Même si la technologie est prête, le tellure deviendra le nouveau « lithium » pour les semi-conducteurs — mais encore plus rare. Cela signifie que les transistors ZnO-Te resteront un produit de niche pour des applications à forte marge (puces militaires, implants médicaux, spatial), mais ne remplaceront pas le silicium dans l'électronique grand public.
Prévisions : 30 prochains jours et 90 jours
30 prochains jours (jusqu'à mi-juillet 2026)
1. Vague de citations et de recherches de suivi. L'article d'Advanced Functional Materials sera largement cité. D'ici un mois, au moins 3 à 4 études indépendantes d'autres laboratoires (aux États-Unis, en Europe, en Chine) tenteront de reproduire l'effet D-NDT sur d'autres matériaux (par exemple, l'oxyde d'indium-gallium-zinc IGZO ou le disulfure de molybdène MoS2). Si au moins deux groupes confirment le résultat, c'est un signal que le phénomène n'est pas un artefact mais un effet physique.
2. Négociations Samsung-POSTECH. Samsung enverra une délégation du Samsung Advanced Institute of Technology (SAIT) à Pohang. Objectif : un accord de licence exclusive. Je m'attends à ce que, dans les 30 jours, des informations non confirmées (une fuite des médias coréens) émergent selon lesquelles Samsung investit 5 à 10 millions de dollars dans le groupe de recherche du professeur Lee pour créer un prototype d'intégration 3D utilisant des transistors ZnO-Te. Ce ne sera pas une nouvelle publique, mais l'industrie le saura.
3. Activité du capital-risque en Corée. Les fonds de capital-risque deep tech (par exemple, SoftBank Vision Fund, s'ils révisent leur stratégie d'investissement en Corée, ou les fonds coréens locaux comme KDB Capital) commenceront à rechercher des startups travaillant sur la « logique multi-valuée » et la « multiplication de fréquence » avec de nouveaux matériaux. C'est un stade précoce, mais je prédis au moins un tour de série A de 15 à 20 millions de dollars d'ici la fin juillet.
Prévisions à moyen terme (90 jours, jusqu'en septembre 2026)
1. Première preuve de concept commerciale de Samsung. Samsung annoncera (dans un cadre fermé, à la conférence IEDM en décembre, mais des indices apparaîtront en septembre) des tests de transistors ZnO-Te dans l'emballage 3D pour la mémoire HBM. Plus précisément : utiliser le transistor D-NDT comme quadrupleur de fréquence pour le signal d'horloge sur la puce mémoire. Cela pourrait réduire la consommation d'énergie de l'interface mémoire de 20 à 25 %. Si confirmé, l'action Samsung pourrait augmenter de 5 à 7 % suite à l'annonce d'une « percée dans l'efficacité énergétique du HBM ».
2. Réaction d'Intel et TSMC — déni ou acquisition. Les grands fabricants de puces devront commenter publiquement la technologie. Probablement, ils diront : « C'est intéressant mais immature et présente des problèmes fondamentaux de passage à l'échelle » (ce qui, comme nous l'avons dit, est vrai). Mais en coulisses, TSMC commencera à acheter des brevets sur la technologie du tellure, et Intel accélérera ses propres recherches sur les « matériaux 2D pour transistors multifonctionnels ». Attendez-vous à des nouvelles selon lesquelles Intel a déposé un brevet pour un « transistor à triple transconductance différentielle négative » — en réponse à la D-NDT.
3. Premiers signes d'une « course aux matériaux ». La Chine, qui ne peut pas accéder aux scanners EUV avancés en raison des sanctions américaines, verra la technologie ZnO-Te comme un moyen de « sauter » l'étape de la lithographie au silicium. Le gouvernement chinois annoncera un nouveau programme de recherche sur les « transistors post-silicium pour l'IA », axé sur le tellure et l'oxyde de zinc. Le budget du programme pourrait être de 200 à 300 millions de dollars sur 5 ans. Ce sera une réponse directe aux travaux de POSTECH.
4. Problèmes d'approvisionnement en tellure. Le prix mondial du tellure commencera à augmenter. Actuellement autour de 80 à 100 dollars le kg. En prévision de la demande de l'industrie des semi-conducteurs, les négociants commenceront à acheter du tellure, et le prix pourrait monter à 150-180 dollars le kg d'ici la fin septembre. Cela attirera à son tour l'attention des producteurs au Canada et aux États-Unis (où des gisements de tellure existent comme sous-produit de l'extraction du cuivre et de l'or), et ils commenceront à étendre leur production. Mais c'est un processus lent.
Résumé pour ceux qui ont lu jusqu'ici : Le transistor D-NDT de POSTECH est un travail scientifique brillant qui montre où la microélectronique pourrait aller après que la loi de Moore ait finalement atteint les limites physiques du silicium. Mais ne vous laissez pas berner par les gros titres. Le chemin du prototype de laboratoire au produit commercial dans les semi-conducteurs prend 5 à 10 ans. Et sur ce chemin, il y a trois obstacles : la stabilité thermique, la variabilité des caractéristiques et la disponibilité du tellure. Si les trois sont surmontés — nous assisterons à un changement de paradigme. Sinon — ce travail restera une belle publication qui sera citée mais pas mise en œuvre.
Pour l'instant, je mets 70 % de chances que la technologie trouve des applications de niche dans l'électronique militaire et médicale (où le coût n'a pas d'importance, mais la taille et la consommation d'énergie comptent), et seulement 30 % qu'elle puisse passer à l'échelle du marché de masse des smartphones et des accélérateurs d'IA. Mais même ces 30 % sont une raison suffisante pour que Samsung et le gouvernement coréen investissent des sommes importantes. Parce que si ça marche, ça change tout.
— Editorial Team
Aucun commentaire pour le moment.