Platforma UCIe EXTOLL: první hotové řešení pro čiplety 22FDX 16 Gbit/s

Představena první integrovaná UCIe platforma na světě pro propojování čipletů

Společnosti EXTOLL a Chip Interfaces uvedly hotové řešení pro tvorbu čipletů na bázi technologie GlobalFoundries FDX. Má urychlit vývoj vysoce výkonných systémů pro edge AI, robotiku a letecký průmysl.

---

UCIe platforma EXTOLL a Chip Interfaces: „zabiják“ proprietárních řešení, o kterém jste neslyšeli

[Podstata]: co se skutečně děje

• května 2026 dvě málo známé německé společnosti – EXTOLL (46 zaměstnanců, Mannheim) a Chip Interfaces – uvedly první integrovanou UCIe platformu na světě pro technologii GlobalFoundries FDX.

Ale titulky jako „první integrovaná UCIe platforma“ jsou clickbait, který zakrývá to hlavní. 95 % čtenářů v této zprávě uvidí další technickou tiskovou zprávu dvou startupů bez tržní váhy. A budou se mýlit.

Toto se skutečně stalo: poprvé v historii čipletového inženýrství se objevilo hotové, co-verified („společně verifikované“) řešení PHY + D2D Adapter pro masový technologický uzel 22FDX, pracující podle standardu UCIe v2.0 rychlostí 16 Gb/s.

Nejde o „oznámení“, „roadmapu“ ani „koncept“. Je to IP blok připravený k integraci, který si každý vývojář čipů může dnes objednat a začít navrhovat svůj systém. A to mění ekonomiku polovodičového průmyslu radikálněji než jakýkoli superčip od NVIDIA nebo AMD.

Proč? Protože dosud byly čiplety výsadou gigantů jako AMD, Intel a TSMC, kteří si mohli dovolit vyvíjet vlastní proprietární rozhraní od nuly (Infinity Fabric, EMIB, CoWoS). Nyní si každý startup s rozpočtem od 5 milionů dolarů může sestavit „stavebnici“ z hotových čipletů na FDX technologii a získat výkon srovnatelný s FinFET řešením za 30 % jeho ceny.

V tom spočívá ne zcela zřejmý insight, který si analytici z Wall Street nevšimli: expanze UCIe do „nižší cenové kategorie“ polovodičů (uzel 22FDX) otevírá cestu pro čipletovou revoluci v embedded sektoru, automobilové elektronice a edge AI, kde je FinFET overkill a luxus.

Časová osa a kontext

Abychom pochopili rozsah události, musíme si připomenout, jak se situace vyvíjela:

• 2016: GlobalFoundries oznamuje 22FDX a 12FDX – FD-SOI technologie, které se stávají alternativou k drahým FinFET pro IoT, automobily a mobilní zařízení. Cena masky na 22FDX je zhruba 3krát nižší než na 7nm FinFET.
• Květen 2026 (přesně dva týdny před zprávou): EXTOLL oznamuje připravenost prvního v oboru 16G UCIe PHY IP pro GF 22FDX/22FDX+. To byl „první zvonek“.
• 22. května 2026: EXTOLL a Chip Interfaces spojují PHY a D2D Adapter do jediné integrované platformy. Klíčové slovo je zde „integrovaná“: dříve bylo nutné tyto dva komponenty ručně propojit, což zabralo 6–12 měsíců verifikace.
• Další kroky: Objevení se JESD204E kontroléru od Chip Interfaces v kombinaci s UCIe, což přidá podporu vysokorychlostních RF a optických rozhraní.

Dirk Wibernait, CEO EXTOLL, v tiskové zprávě opatrně nazývá řešení „včasným“ (timely). Ale ve skutečnosti přišlo o 2–3 roky pozdě – kvůli krizi 2020–2022 a zpožděním s certifikací UCIe 2.0. Trh na tento okamžik čekal od roku 2023.

Kdo vyhrává a kdo prohrává

Vyhrávají:

• EXTOLL a Chip Interfaces. EXTOLL, společnost se 46 zaměstnanci a historií financování na úrovni grantů 100 tisíc dolarů v roce 2011, nyní drží v rukou „klíč“ k jednomu z nejrychleji rostoucích segmentů polovodičového IP trhu. Jejich ocenění v příštích 18 měsících vzroste minimálně 5–7krát – pokud je nekoupí Synopsys nebo Cadence.

• GlobalFoundries. Platforma 22FDX získala „kritickou výhodu“ oproti konkurentům jako TSMC N28 nebo Samsung 28nm. Připomínám, 22FDX je fully depleted silicon-on-insulator s funkcí body-bias, umožňující dynamicky měnit napětí na čipu (od 0,4 V do 1,2 V), což přináší až 50% úsporu energie oproti bulk technologiím. S UCIe čiplety se tato technologie stává „komunikativní“ – lze připojovat externí výpočetní bloky, paměti, akcelerátory.

• Čínské a evropské startupy v automotive a aerospace. Letecká a automobilová elektronika trpí omezeními spotřeby energie a odvodu tepla. FinFET na 5 nm pod kapotou elektromobilu je tepelná bomba. Zatímco 22FDX s čipletovým designem umožňuje rozložit odvod tepla mezi několik fyzicky oddělených krystalů a pro každý použít optimální technologický proces (např. analogové bloky na 40 nm, digitální na 22FDX). To zjednodušuje tepelný management o 40–50 %.

• Dodavatelé serverových řešení na bázi čipletů jako Alphawave Semi. UCIe se stává stále rozšířenějším standardem a s uvedením tohoto řešení získává další váhu proti BoW (Bunch of Wires) od Open Compute Project.

Prohrávají:

• TSMC (jako dodavatel monolitických FinFET řešení pro embedded). Když si klient může za 15–20 milionů dolarů vyvinout systém na několika čipletech v 22FDX místo jednoho monolitického krystalu v 7nm FinFET za 50–80 milionů dolarů – vybere první možnost. TSMC ztrácí marginální zakázky na „středním“ trhu.
• Systémy na čipu (SoC) od NXP, Renesas, Infineon. Jejich obchodní model – prodej monolitických mikrokontrolérů a procesorů. Čipletový design znamená, že si klient může sestavit „custom“ MCU z hotových bloků (jádro Cortex, periferie, paměť) za 12 měsíců místo 24 a bez platby za masku pro celý čip.
• Malí EDA prodejci bez portfolia pro čiplety. Synopsys a Cadence již zavedly podporu UCIe, ale malí hráči jako Siemens EDA (Mentor) riskují, že zůstanou stranou, pokud nepřizpůsobí své nástroje pro návrh multi-die systémů.

Co média neříkají

Insight č. 1: Skutečný problém čipletů není fyzická vrstva, ale sémantická kompatibilita protokolů.

UCIe řeší otázku „jak přenést bity z jednoho čipletu na druhý“. Neodpovídá však na otázku „co ty bity znamenají“. Pokud se na jednom čipletu používá protokol CHI (Coherent Hub Interface) od Arm a na druhém TileLink nebo AXI4, je třeba je „překládat“. D2D Adapter od Chip Interfaces tento problém částečně řeší tím, že umožňuje pracovat s FDI rozhraním, které podporuje jak Streaming, tak Flit-encoded data.

Ale největší tajemství: většina společností, které nyní navrhují čiplety, stále používá proprietární protokoly a nespěchá s přechodem na UCIe. Důvodem je nedostatek nástrojů pro verifikaci end-to-end koherence cache mezi čiplety od různých dodavatelů. Právě tento faktor, nikoli fyzická implementace, zpožďuje vznik „otevřeného trhu s čiplety“ o 2–3 roky.

Podle průzkumu na Chiplet Summit 2026 považuje 70 % účastníků standard UCIe za nezbytnou, ale nedostatečnou podmínku pro čipletový ekosystém.

Insight č. 2: Sideband kanál v UCIe je skrytá zbraň, kterou nikdo nereklamuje.

UCIe má nejen hlavní vysokorychlostní kanál, ale také samostatný sideband kanál pro řízení, konfiguraci a monitorování stavu čipletů. Tento kanál umožňuje centrálnímu kontroléru (např. automotive domain controller) zapínat/vypínat jednotlivé čiplety v reálném čase, monitorovat jejich teplotu a napětí, přerozdělovat zátěž.

Představte si: automobilový počítač na 4 čipletech. Při parkování pracuje pouze „senzorový čiplet“ se zpracováním kamer. Při jízdě po dálnici se aktivuje „čiplet autonomního řízení“. Při prokluzu – „čiplet trakčního řízení“. Sideband kanál UCIe činí toto řízení standardizovaným a levným.

Právě o tom v tiskové zprávě EXTOLL mlčí, když propagují pouze rychlost 16 Gb/s a kompatibilitu s organickými substráty.

Insight č. 3: 12FDX je další cíl a tam to bude ještě zajímavější.

GlobalFoundries již má roadmapu 12FDX – další krok po 22FDX, který poskytuje 15% nárůst výkonu a až 50% snížení spotřeby energie oproti 16nm FinFET. EXTOLL a Chip Interfaces budou portovat svou UCIe platformu na 12FDX. A až k tomu dojde (prognóza – 2027), bude možné vytvářet čipletové systémy, které se téměř vyrovnají hustotě tranzistorů FinFET, ale s radikálně lepší energetickou účinností.

Prognóza: následujících 30 dní a 90 dní

Následujících 30 dní (červen 2026):

• EXTOLL a Chip Interfaces zveřejní výsledky benchmarků spotřeby energie pro UCIe link na 22FDX. Očekávejte čísla na úrovni 0,5–0,7 pJ/bit – to je 3–4krát lepší než u konkurenčních řešení na zastaralých uzlech jako 28nm bulk.
• GlobalFoundries oznámí nejméně dva anonymní klienty, kteří integrují tuto platformu do svých ASIC projektů. Pravděpodobně jeden z nich je automotive tier-1 dodavatel (Bosch nebo Continental) pro novou generaci ADAS kontrolérů.
• Synopsys oznámí podporu této platformy ve svém nástroji 3DIC Compiler – čistě formální krok, ale důležitý pro institucionální klienty.

Následujících 90 dní (srpen 2026):

• Objeví se první tzv. „švédské stoly“ čipletů – katalogy hotových, kompatibilních podle UCIe čipletů od různých výrobců na 22FDX. Lídrem zde bude Alphawave Semi, která již demonstrovala UCIe řešení na Chiplet Summit.
• Intel a AMD učiní politická prohlášení o podpoře UCIe 3.0, ale nepředstaví skutečné produkty na otevřených čipletech – mají příliš mnoho sunk cost v proprietárních rozhraních (EMIB, Infinity Fabric).
• Čínské společnosti (SMIC, Huawei) urychlí vývoj vlastních UCIe-podobných řešení, aby nebyly závislé na západních IP dodavatelích. Úspěch je však nepravděpodobný – nemají licence na RDI rozhraní a kvalitní PHY pro uzly nad 28 nm.

Hlavní riziko pro dlouhodobou prognózu: pokud výrobci standardních substrátů (AT&S, Shinko, Ibiden) nenavýší kapacity pro výrobu vysoce hustotních organických substrátů pro UCIe (s roztečí mikrobumpů 55–75 μm), fyzická implementace čipletů narazí na nedostatek pouzder, jako se to stalo s HBM v letech 2024–2025.

Závěr: Tato zpráva není o EXTOLL a Chip Interfaces. Je o okamžiku, kdy čiplety přestaly být technologií pro miliardáře a staly se dostupné středním podnikům. Od nynějška může každý startup s inženýry, kteří umí navrhovat pro UCIe, konkurovat polovodičovým gigantům v segmentech automotive, aerospace, edge AI a robotiky. Trh s polovodičovým IP čeká otřes a první mrtvoly se objeví už za 18 měsíců. Sledujte společnosti, které stále prodávají monolitické SoC pro embedded systémy jako „jediné řešení“. Jejich dny jsou sečteny.

— Editorial Team