Plateforme UCIe EXTOLL : première solution prête pour les chiplets 22FDX 16 Gbit/s

Première plateforme UCIe intégrée au monde pour l'interconnexion de chiplets dévoilée

Les sociétés EXTOLL et Chip Interfaces ont publié une solution prête à l'emploi pour créer des chiplets basés sur la technologie FDX de GlobalFoundries. Elle vise à accélérer le développement de systèmes hautes performances pour l'IA en périphérie, la robotique et l'aérospatiale.

---

La plateforme UCIe d'EXTOLL et Chip Interfaces : le « tueur » de solutions propriétaires dont vous n'avez pas entendu parler

[L'essentiel] : Ce qui se passe vraiment

Le 22 mai 2026, deux sociétés allemandes peu connues — EXTOLL (46 employés, Mannheim) et Chip Interfaces — ont publié la première plateforme UCIe intégrée au monde pour la technologie FDX de GlobalFoundries.

Mais des titres comme « première plateforme UCIe intégrée » sont des appâts à clics qui cachent l'essentiel. 95 % des lecteurs verront cette actualité comme un simple communiqué technique de deux startups sans poids sur le marché. Et ils auraient tort.

Voici ce qui s'est réellement passé : pour la première fois dans l'histoire des chiplets, une solution PHY + adaptateur D2D prête à l'emploi et co-vérifiée pour le nœud technologique grand public 22FDX, fonctionnant sur le standard UCIe v2.0 à 16 Gbps, est désormais disponible.

Ce n'est pas une « annonce », une « feuille de route » ou un « concept ». C'est un bloc IP prêt pour la production que tout développeur de puces peut commander dès aujourd'hui et commencer à concevoir son système. Et cela change l'économie de l'industrie des semi-conducteurs plus radicalement que n'importe quelle super-puce de NVIDIA ou AMD.

Pourquoi ? Parce que jusqu'à aujourd'hui, les chiplets étaient un privilège de géants comme AMD, Intel et TSMC, qui pouvaient se permettre de développer leurs propres interfaces propriétaires de zéro (Infinity Fabric, EMIB, CoWoS). Désormais, n'importe quelle startup avec un budget de 5 millions de dollars peut assembler un « jeu de construction » à partir de chiplets prêts à l'emploi sur la technologie FDX et atteindre des performances comparables à une solution FinFET pour 30 % de son coût.

C'est l'information non évidente que les analystes de Wall Street ont manquée : l'expansion de l'UCIe dans le « segment de prix inférieur » des semi-conducteurs (nœud 22FDX) ouvre la porte à une révolution des chiplets dans le secteur embarqué, l'électronique automobile et l'IA en périphérie, où le FinFET est excessif et un luxe.

Chronologie et contexte

Pour comprendre l'ampleur de l'événement, rappelons comment la situation a évolué :

• 2016 : GlobalFoundries annonce 22FDX et 12FDX — des technologies FD-SOI qui deviennent une alternative au FinFET coûteux pour l'IoT, l'automobile et les appareils mobiles. Le coût du masque pour 22FDX est environ 3 fois inférieur à celui du 7nm FinFET.
• Mai 2026 (exactement deux semaines avant l'actualité) : EXTOLL annonce le premier IP PHY UCIe 16G au monde pour GF 22FDX/22FDX+. Ce fut le « premier appel ».
• 22 mai 2026 : EXTOLL et Chip Interfaces combinent le PHY et l'adaptateur D2D en une seule plateforme intégrée. Le mot clé ici est « intégré » : auparavant, ces deux composants devaient être interfacés manuellement, ce qui prenait 6 à 12 mois de vérification.
• Prochaines étapes : L'émergence d'un contrôleur JESD204E de Chip Interfaces en conjonction avec UCIe, ajoutant le support des interfaces RF et optiques haute vitesse.

Dirk Wibernait, PDG d'EXTOLL, qualifie prudemment la solution de « opportune » dans le communiqué de presse. Mais en réalité, elle a 2 à 3 ans de retard — en raison de la crise de 2020-2022 et des retards dans la certification UCIe 2.0. Le marché attendait ce moment depuis 2023.

Qui gagne et qui perd

Gagnants :

• EXTOLL et Chip Interfaces. EXTOLL, une entreprise de 46 employés avec un historique de financement de subventions de 100 000 $ en 2011, détient désormais la « clé » de l'un des segments à la croissance la plus rapide du marché des IP de semi-conducteurs. Leur valorisation augmentera d'au moins 5 à 7 fois dans les 18 prochains mois — à moins qu'ils ne soient rachetés par Synopsys ou Cadence.

• GlobalFoundries. La plateforme 22FDX dispose désormais d'un « avantage critique » par rapport à des concurrents comme TSMC N28 ou Samsung 28nm. Rappelons que le 22FDX est un silicium sur isolant totalement appauvri avec capacité de polarisation du substrat, permettant des changements de tension dynamiques sur la puce (de 0,4 V à 1,2 V), offrant jusqu'à 50 % d'économies d'énergie par rapport aux technologies en vrac. Avec les chiplets UCIe, cette technologie devient « communicative » — des blocs de calcul externes, de la mémoire et des accélérateurs peuvent être connectés.

• Startups chinoises et européennes dans l'automobile et l'aérospatiale. L'électronique aéronautique et automobile souffre sévèrement des contraintes de puissance et thermiques. Un FinFET 5nm sous le capot d'un véhicule électrique est une bombe thermique. Mais le 22FDX avec conception en chiplets permet de répartir la chaleur sur plusieurs puces physiquement séparées, chacune utilisant un procédé optimal (par exemple, blocs analogiques sur 40nm, numériques sur 22FDX). Cela simplifie la gestion thermique de 40 à 50 %.

• Fournisseurs de solutions serveur basées sur des chiplets comme Alphawave Semi. L'UCIe devient de plus en plus répandu, et avec le lancement de cette solution, il gagne du poids face au BoW (Bunch of Wires) de l'Open Compute Project.

Perdants :

• TSMC (en tant que fournisseur de solutions FinFET monolithiques pour l'embarqué). Lorsqu'un client peut développer un système sur plusieurs chiplets en 22FDX pour 15 à 20 millions de dollars au lieu d'une seule puce monolithique en 7nm FinFET pour 50 à 80 millions de dollars, il choisira la première option. TSMC perd des commandes marginales sur le marché « intermédiaire ».
• System-on-Chip (SoC) de NXP, Renesas, Infineon. Leur modèle économique consiste à vendre des microcontrôleurs et processeurs monolithiques. La conception en chiplets signifie qu'un client peut assembler un MCU « personnalisé » à partir de blocs prêts à l'emploi (cœur Cortex, périphériques, mémoire) en 12 mois au lieu de 24, sans payer de masque pour la puce entière.
• Petits fournisseurs d'EDA sans portefeuille de chiplets. Synopsys et Cadence ont déjà implémenté le support UCIe, mais les petits acteurs comme Siemens EDA (Mentor) risquent d'être laissés pour compte s'ils n'adaptent pas leurs outils pour la conception de systèmes multi-puces.

Ce que les médias ne disent pas

Aperçu n°1 : Le vrai problème des chiplets n'est pas la couche physique, mais la compatibilité des protocoles sémantiques.

L'UCIe résout la question « comment transférer des bits d'un chiplet à un autre ». Mais il ne répond pas à la question « ce que signifient ces bits ». Si un chiplet utilise le protocole CHI (Coherent Hub Interface) d'ARM et un autre utilise TileLink ou AXI4, ils doivent être « traduits ». L'adaptateur D2D de Chip Interfaces résout partiellement ce problème en supportant l'interface FDI, qui gère à la fois les données en streaming et encodées en Flit.

Mais le plus grand secret : la plupart des entreprises qui conçoivent actuellement des chiplets utilisent encore des protocoles propriétaires et ne sont pas pressées de passer à l'UCIe. La raison est le manque d'outils pour vérifier la cohérence de cache de bout en bout entre des chiplets de différents fournisseurs. Ce facteur, et non l'implémentation physique, retarde l'émergence d'un « marché ouvert des chiplets » de 2 à 3 ans.

Selon une enquête au Chiplet Summit 2026, 70 % des participants estiment que le standard UCIe est une condition nécessaire mais insuffisante pour un écosystème de chiplets.

Aperçu n°2 : Le canal latéral dans l'UCIe est une arme cachée que personne ne publicise.

L'UCIe dispose non seulement d'un canal principal haute vitesse, mais aussi d'un canal latéral séparé pour la gestion, la configuration et la surveillance de l'état des chiplets. Ce canal permet à un contrôleur central (par exemple, un contrôleur de domaine automobile) d'activer/désactiver des chiplets individuels en temps réel, de surveiller leur température et tension, et de redistribuer la charge de travail.

Imaginez un ordinateur automobile avec 4 chiplets. Lors du stationnement, seul le « chiplet capteur » avec traitement de la caméra fonctionne. Sur l'autoroute, le « chiplet de conduite autonome » s'active. Lors du patinage des roues, le « chiplet de contrôle de traction » entre en jeu. Le canal latéral UCIe rend cette gestion standardisée et peu coûteuse.

C'est ce que le communiqué de presse d'EXTOLL passe sous silence, ne faisant la publicité que de la vitesse de 16 Gbps et de la compatibilité avec les substrats organiques.

Aperçu n°3 : Le 12FDX est la prochaine cible, et ce sera encore plus intéressant.

GlobalFoundries a déjà une feuille de route pour le 12FDX — la prochaine étape après le 22FDX, offrant une amélioration de 15 % des performances et jusqu'à 50 % de réduction de puissance par rapport au 16nm FinFET. EXTOLL et Chip Interfaces porteront leur plateforme UCIe sur le 12FDX. Et quand cela arrivera (prévision : 2027), il deviendra possible de créer des systèmes de chiplets qui égalent presque le FinFET en densité de transistors mais avec une efficacité énergétique radicalement meilleure.

Prévisions : 30 prochains jours et 90 prochains jours

30 prochains jours (juin 2026) :

• EXTOLL et Chip Interfaces publieront des benchmarks de consommation électrique pour la liaison UCIe sur 22FDX. Attendez-vous à des chiffres autour de 0,5-0,7 pJ/bit — 3 à 4 fois mieux que les solutions concurrentes sur des nœuds plus anciens comme le 28nm en vrac.
• GlobalFoundries annoncera au moins deux clients anonymes intégrant cette plateforme dans leurs projets ASIC. Très probablement, l'un d'eux est un équipementier automobile de premier rang (Bosch ou Continental) pour une nouvelle génération de contrôleurs ADAS.
• Synopsys annoncera le support de cette plateforme dans son outil 3DIC Compiler — une étape purement formelle, mais importante pour les clients institutionnels.

90 prochains jours (août 2026) :

• Les premiers « buffets de chiplets » apparaîtront — des catalogues de chiplets prêts à l'emploi, compatibles UCIe, de différents fabricants sur 22FDX. Le leader ici sera Alphawave Semi, qui a déjà démontré des solutions UCIe au Chiplet Summit.
• Intel et AMD feront des déclarations politiques sur le support de l'UCIe 3.0, mais ne présenteront pas de produits réels sur des chiplets ouverts — ils ont trop de coûts irrécupérables dans des interfaces propriétaires (EMIB, Infinity Fabric).
• Les entreprises chinoises (SMIC, Huawei) accéléreront le développement de leurs propres solutions de type UCIe pour éviter la dépendance vis-à-vis des fournisseurs occidentaux d'IP. Mais le succès est peu probable — ils manquent de licences pour les interfaces RDI et de PHY de qualité pour les nœuds supérieurs à 28nm.

Principal risque pour les prévisions à long terme : si les fabricants de substrats standard (AT&S, Shinko, Ibiden) n'augmentent pas leur capacité de production pour les substrats organiques haute densité pour l'UCIe (avec un pas de microbille de 55-75 µm), l'implémentation physique des chiplets se heurtera à une pénurie de conditionnement, comme cela s'est produit avec le HBM en 2024-2025.

Conclusion : Cette actualité ne concerne pas EXTOLL et Chip Interfaces. Elle concerne le moment où les chiplets ont cessé d'être une technologie pour milliardaires et sont devenus accessibles aux entreprises de taille moyenne. Désormais, toute startup avec des ingénieurs qui savent concevoir pour l'UCIe peut concurrencer les géants des semi-conducteurs dans l'automobile, l'aérospatiale, l'IA en périphérie et la robotique. Le marché des IP de semi-conducteurs s'apprête à subir un bouleversement, et les premières victimes apparaîtront dans les 18 mois. Gardez un œil sur les entreprises qui vendent encore des SoC monolithiques pour systèmes embarqués comme « seule solution ». Leurs jours sont comptés.

— Editorial Team