Platforma UCIe EXTOLL: pierwsze gotowe rozwiązanie dla chipletów 22FDX 16 Gbit/s

Przedstawiono pierwszą na świecie zintegrowaną platformę UCIe do łączenia chipletów

Firma EXTOLL i Chip Interfaces wypuściły gotowe rozwiązanie do tworzenia chipletów oparte na technologii GlobalFoundries FDX. Ma ono przyspieszyć rozwój systemów wysokiej wydajności dla brzegowego AI, robotyki i sektora lotniczo-kosmicznego.

---

Platforma UCIe od EXTOLL i Chip Interfaces: „zabójca” rozwiązań własnościowych, o którym nie słyszeliście

[Sedno]: co naprawdę się dzieje

22 maja 2026 roku dwie mało znane niemieckie firmy – EXTOLL (46 pracowników, Mannheim) i Chip Interfaces – wypuściły pierwszą na świecie zintegrowaną platformę UCIe dla technologii GlobalFoundries FDX.

Ale nagłówki w stylu „pierwsza zintegrowana platforma UCIe” to clickbait, który ukrywa najważniejsze. 95% czytelników zobaczy w tej wiadomości kolejny techniczny komunikat prasowy dwóch startupów bez znaczenia rynkowego. I będą w błędzie.

Oto co naprawdę się wydarzyło: po raz pierwszy w historii budowy chipletów pojawiło się gotowe, współzweryfikowane (co-verified) rozwiązanie PHY + D2D Adapter dla masowego węzła technologicznego 22FDX, działające zgodnie ze standardem UCIe v2.0 z prędkością 16 Gb/s.

To nie jest „zapowiedź”, „mapa drogowa” ani „koncept”. To gotowy do integracji blok IP, który każdy projektant układów może zamówić już dziś i rozpocząć projektowanie swojego systemu. I to zmienia ekonomię przemysłu półprzewodnikowego bardziej radykalnie niż jakikolwiek super-układ od NVIDIA czy AMD.

Dlaczego? Ponieważ do dziś chiplety były przywilejem gigantów takich jak AMD, Intel i TSMC, którzy mogli pozwolić sobie na opracowanie własnych, zastrzeżonych interfejsów od podstaw (Infinity Fabric, EMIB, CoWoS). A teraz każdy startup z budżetem od 5 milionów dolarów może złożyć „zestaw konstrukcyjny” z gotowych chipletów w technologii FDX i uzyskać wydajność porównywalną z rozwiązaniem FinFET za 30% jego kosztów.

W tym tkwi nieoczywisty insight, którego nie zauważyli analitycy z Wall Street: ekspansja UCIe w „niższej kategorii cenowej” półprzewodników (węzeł 22FDX) otwiera drogę do rewolucji chipletów w sektorze embedded, elektronice samochodowej i brzegowym AI, gdzie FinFET to przesada i luksus.

Chronologia i kontekst

Aby zrozumieć skalę wydarzenia, trzeba przypomnieć, jak rozwijała się sytuacja:

• 2016 rok: GlobalFoundries ogłasza 22FDX i 12FDX – technologie FD-SOI, które stają się alternatywą dla drogich FinFET dla IoT, motoryzacji i urządzeń mobilnych. Cena maski dla 22FDX jest około 3 razy niższa niż dla 7 nm FinFET.
• Maj 2026 (dokładnie dwa tygodnie przed wiadomością): EXTOLL ogłasza gotowość pierwszego w branży 16G UCIe PHY IP dla GF 22FDX/22FDX+. To był „pierwszy dzwonek”.
• 22 maja 2026: EXTOLL i Chip Interfaces łączą PHY i D2D Adapter w jedną zintegrowaną platformę. Kluczowe słowo to „zintegrowana”: wcześniej te dwa komponenty trzeba było łączyć ręcznie, co zajmowało 6-12 miesięcy weryfikacji.
• Kolejne kroki: Pojawienie się kontrolera JESD204E od Chip Interfaces w połączeniu z UCIe, co doda obsługę szybkich interfejsów RF i optycznych.

Dirk Wieberneit, CEO EXTOLL, w komunikacie prasowym ostrożnie nazywa rozwiązanie „terminowym” (timely). Ale tak naprawdę jest ono spóźnione o 2-3 lata – z powodu kryzysu 2020-2022 i opóźnień w certyfikacji UCIe 2.0. Rynek czekał na ten moment od 2023 roku.

Kto zyskuje, a kto traci

Zyskują:

• EXTOLL i Chip Interfaces. EXTOLL, firma z 46 pracownikami i historią finansowania na poziomie grantów w wysokości 100 tysięcy dolarów w 2011 roku, teraz trzyma w rękach „klucz” do jednego z najszybciej rosnących segmentów rynku IP półprzewodnikowego. Ich wycena w ciągu najbliższych 18 miesięcy wzrośnie co najmniej 5-7 razy – jeśli nie zostaną kupieni przez Synopsys lub Cadence.

• GlobalFoundries. Platforma 22FDX zyskała „krytyczną przewagę” nad konkurentami takimi jak TSMC N28 czy Samsung 28nm. Przypomnę, 22FDX to fully depleted silicon-on-insulator z funkcją body-bias, pozwalającą dynamicznie zmieniać napięcie na układzie (od 0,4 V do 1,2 V), co daje do 50% oszczędności energii w porównaniu z technologiami bulk. Z chipletami UCIe ta technologia staje się „rozmowna” – można podłączać zewnętrzne bloki obliczeniowe, pamięć, akceleratory.

• Chińskie i europejskie startupy w automotive i aerospace. Elektronika lotnicza i samochodowa cierpi z powodu ograniczeń w poborze mocy i wydzielaniu ciepła. FinFET w 5 nm pod maską samochodu elektrycznego to bomba cieplna. A 22FDX z projektem chipletowym pozwala rozłożyć wydzielanie ciepła na kilka fizycznie rozdzielonych kryształów i użyć dla każdego optymalnego procesu technologicznego (np. bloki analogowe w 40 nm, cyfrowe w 22FDX). To upraszcza zarządzanie termiczne o 40-50%.

• Dostawcy rozwiązań serwerowych opartych na chipletach, jak Alphawave Semi. UCIe staje się coraz bardziej powszechnym standardem, a wraz z uruchomieniem tego rozwiązania zyskuje dodatkową wagę w stosunku do BoW (Bunch of Wires) od Open Compute Project.

Tracą:

• TSMC (jako dostawca monolitycznych rozwiązań FinFET dla embedded). Gdy klient może za 15-20 milionów dolarów opracować system na kilku chipletach w 22FDX zamiast jednego monolitycznego kryształu w 7 nm FinFET za 50-80 milionów dolarów – wybierze pierwszą opcję. TSMC traci marginalne zamówienia na „średnim” rynku.
• Systemy na chipie (SoC) od NXP, Renesas, Infineon. Ich model biznesowy – sprzedaż monolitycznych mikrokontrolerów i procesorów. Projekt chipletowy oznacza, że klient może złożyć „niestandardowy” MCU z gotowych bloków (rdzeń Cortex, peryferia, pamięć) w 12 miesięcy zamiast 24 i bez opłaty za maskę dla całego układu.
• Mali dostawcy EDA bez portfolio dla chipletów. Synopsys i Cadence już wdrożyli obsługę UCIe, ale mali gracze, jak Siemens EDA (Mentor), ryzykują pozostanie na marginesie, jeśli nie dostosują swoich narzędzi do projektowania systemów multi-die.

Czego media nie mówią

Insight nr 1: Prawdziwy problem chipletów to nie warstwa fizyczna, ale semantyczna zgodność protokołów.

UCIe rozwiązuje kwestię „jak przesłać bity z jednego chipleta na drugi”. Ale nie odpowiada na pytanie „co oznaczają te bity”. Jeśli na jednym chiplecie używany jest protokół CHI (Coherent Hub Interface) od Arm, a na innym – TileLink lub AXI4, trzeba je „tłumaczyć”. D2D Adapter od Chip Interfaces częściowo rozwiązuje ten problem, umożliwiając pracę z interfejsem FDI, który obsługuje zarówno dane Streaming, jak i Flit-encoded.

Ale największy sekret: większość firm, które obecnie projektują chiplety, wciąż używa własnych protokołów i nie spieszy się z przejściem na UCIe. Powód – brak narzędzi do weryfikacji spójności pamięci podręcznej między chipletami od różnych dostawców. To właśnie ten czynnik, a nie fizyczna implementacja, opóźnia pojawienie się „otwartego rynku chipletów” o 2-3 lata.

Według ankiety na Chiplet Summit 2026, 70% uczestników uważa, że standard UCIe jest warunkiem koniecznym, ale niewystarczającym dla ekosystemu chipletów.

Insight nr 2: Kanał sideband w UCIe to ukryta broń, której nikt nie reklamuje.

UCIe ma nie tylko główny szybki kanał, ale także oddzielny kanał sideband do zarządzania, konfiguracji i monitorowania stanu chipletów. Ten kanał pozwala centralnemu kontrolerowi (np. automotive domain controller) włączać/wyłączać poszczególne chiplety w czasie rzeczywistym, monitorować ich temperaturę i napięcie, redystrybuować obciążenie.

Wyobraźcie sobie: komputer samochodowy na 4 chipletach. Podczas parkowania działa tylko „chiplet sensoryczny” z przetwarzaniem kamer. Podczas jazdy autostradą aktywuje się „chiplet autonomicznej jazdy”. Podczas buksowania – „chiplet kontroli trakcji”. Kanał sideband UCIe czyni to zarządzanie standardowym i tanim.

Właśnie o tym milczą w komunikacie prasowym EXTOLL, reklamując tylko prędkość 16 Gb/s i kompatybilność z podłożami organicznymi.

Insight nr 3: 12FDX – następny cel, a tam będzie jeszcze ciekawiej.

GlobalFoundries ma już mapę drogową 12FDX – kolejny krok po 22FDX, który zapewnia 15% wzrost wydajności i do 50% redukcji poboru mocy w porównaniu z 16 nm FinFET. EXTOLL i Chip Interfaces będą portować swoją platformę UCIe na 12FDX. A kiedy to nastąpi (prognoza – 2027 rok), możliwe będzie tworzenie systemów chipletowych prawie nie ustępujących gęstością tranzystorów FinFET, ale o radykalnie lepszej efektywności energetycznej.

Prognoza: następne 30 dni i 90 dni

Następne 30 dni (czerwiec 2026):

• EXTOLL i Chip Interfaces opublikują wyniki benchmarków poboru mocy dla łącza UCIe na 22FDX. Spodziewajcie się wartości na poziomie 0,5-0,7 pJ/bit – to 3-4 razy lepiej niż konkurencyjne rozwiązania na starszych węzłach, takich jak 28 nm bulk.
• GlobalFoundries ogłosi co najmniej dwóch anonimowych klientów integrujących tę platformę w swoich projektach ASIC. Najprawdopodobniej jeden z nich to dostawca tier-1 dla motoryzacji (Bosch lub Continental) dla nowej generacji kontrolerów ADAS.
• Synopsys ogłosi wsparcie dla tej platformy w swoim narzędziu 3DIC Compiler – czysto formalny krok, ale ważny dla klientów instytucjonalnych.

Następne 90 dni (sierpień 2026):

• Pojawią się pierwsze tak zwane „bufety” chipletów – katalogi gotowych, kompatybilnych z UCIe chipletów od różnych producentów na 22FDX. Liderem będzie Alphawave Semi, która już demonstrowała rozwiązania UCIe na Chiplet Summit.
• Intel i AMD wygłoszą polityczne oświadczenia o wsparciu dla UCIe 3.0, ale nie przedstawią rzeczywistych produktów na otwartych chipletach – mają zbyt wiele utopionych kosztów we własnych interfejsach (EMIB, Infinity Fabric).
• Chińskie firmy (SMIC, Huawei) przyspieszą rozwój własnych rozwiązań podobnych do UCIe, aby nie polegać na zachodnich dostawcach IP. Ale sukces jest mało prawdopodobny – nie mają licencji na interfejsy RDI i wysokiej jakości PHY dla węzłów powyżej 28 nm.

Główne ryzyko dla długoterminowej prognozy: jeśli producenci standardowych podłoży (AT&S, Shinko, Ibiden) nie zwiększą mocy produkcyjnych dla wysokiej gęstości substratów organicznych pod UCIe (z rozstawem mikrokulek 55-75 µm), fizyczna implementacja chipletów utknie w niedoborze opakowań, jak to miało miejsce z HBM w latach 2024-2025.

Wniosek: ta wiadomość nie dotyczy EXTOLL i Chip Interfaces. Dotyczy momentu, w którym chiplety przestały być technologią dla miliarderów i stały się dostępne dla średnich firm. Odtąd każdy startup z inżynierami umiejącymi projektować pod UCIe może konkurować z gigantami półprzewodnikowymi w segmentach automotive, aerospace, brzegowego AI i robotyki. Rynek IP półprzewodnikowego czeka wstrząs, a pierwsze trupy wypłyną już za 18 miesięcy. Obserwujcie firmy, które wciąż sprzedają monolityczne SoC dla systemów embedded jako „jedyne rozwiązanie”. Ich dni są policzone.

— Editorial Team