UCIe-Plattform EXTOLL: erste fertige Lösung für Chiplets 22FDX 16 Gbit/s

Erste integrierte UCIe-Plattform für Chiplet-Verbindungen der Welt vorgestellt

Die Unternehmen EXTOLL und Chip Interfaces haben eine fertige Lösung zur Erstellung von Chiplets auf Basis der GlobalFoundries FDX-Technologie veröffentlicht. Sie zielt darauf ab, die Entwicklung von Hochleistungssystemen für Edge-KI, Robotik und Luft- und Raumfahrt zu beschleunigen.

---

EXTOLL und Chip Interfaces' UCIe-Plattform: Der „Killer“ proprietärer Lösungen, von dem Sie noch nichts gehört haben

[Das Wesentliche]: Was wirklich passiert

Am 22. Mai 2026 haben zwei wenig bekannte deutsche Unternehmen – EXTOLL (46 Mitarbeiter, Mannheim) und Chip Interfaces – die weltweit erste integrierte UCIe-Plattform für GlobalFoundries FDX-Technologie veröffentlicht.

Aber Schlagzeilen wie „erste integrierte UCIe-Plattform“ sind Clickbait, der den Hauptpunkt verschleiert. 95 % der Leser werden diese Nachricht als eine weitere technische Pressemitteilung zweier Start-ups ohne Marktrelevanz betrachten. Und sie würden sich irren.

Hier ist, was tatsächlich passiert ist: Zum ersten Mal in der Chiplet-Geschichte ist eine fertige, gemeinsam verifizierte PHY + D2D-Adapter-Lösung für den Massenmarkt-Technologieknoten 22FDX, die auf dem UCIe v2.0-Standard mit 16 Gbit/s arbeitet, jetzt verfügbar.

Dies ist keine „Ankündigung“, kein „Fahrplan“ und kein „Konzept“. Es ist ein produktionsreifer IP-Block, den jeder Chip-Entwickler noch heute bestellen und mit dem Design seines Systems beginnen kann. Und das verändert die Ökonomie der Halbleiterindustrie radikaler als jeder Superchip von NVIDIA oder AMD.

Warum? Denn bis heute waren Chiplets ein Privileg von Giganten wie AMD, Intel und TSMC, die es sich leisten konnten, ihre eigenen proprietären Schnittstellen von Grund auf zu entwickeln (Infinity Fabric, EMIB, CoWoS). Jetzt kann jedes Start-up mit einem Budget von 5 Millionen US-Dollar einen „Baukasten“ aus fertigen Chiplets auf FDX-Technologie zusammenstellen und eine Leistung erzielen, die mit einer FinFET-Lösung zu 30 % der Kosten vergleichbar ist.

Dies ist die nicht offensichtliche Erkenntnis, die Wall-Street-Analysten übersehen haben: Die Ausweitung von UCIe auf die „niedrigere Preisklasse“ von Halbleitern (22FDX-Knoten) öffnet die Tür für eine Chiplet-Revolution im Embedded-Bereich, in der Automobilelektronik und im Edge-KI-Bereich, wo FinFET übertrieben und ein Luxus ist.

Zeitplan und Kontext

Um das Ausmaß des Ereignisses zu verstehen, müssen wir uns daran erinnern, wie sich die Situation entwickelt hat:

• 2016: GlobalFoundries kündigt 22FDX und 12FDX an – FD-SOI-Technologien, die eine Alternative zu teurem FinFET für IoT, Automobil und mobile Geräte darstellen. Die Maskenkosten für 22FDX sind etwa dreimal niedriger als für 7-nm-FinFET.
• Mai 2026 (genau zwei Wochen vor den Nachrichten): EXTOLL kündigt die branchenweit erste 16G-UCIe-PHY-IP für GF 22FDX/22FDX+ an. Dies war der „erste Anruf“.
• 22. Mai 2026: EXTOLL und Chip Interfaces kombinieren PHY und D2D-Adapter zu einer einzigen integrierten Plattform. Das Schlüsselwort hier ist „integriert“: Zuvor mussten diese beiden Komponenten manuell verbunden werden, was 6–12 Monate Verifikation dauerte.
• Nächste Schritte: Das Aufkommen eines JESD204E-Controllers von Chip Interfaces in Verbindung mit UCIe, der Unterstützung für Hochgeschwindigkeits-RF- und optische Schnittstellen hinzufügt.

Dirk Wibernait, CEO von EXTOLL, nennt die Lösung in der Pressemitteilung vorsichtig „zeitgemäß“. Aber in Wirklichkeit ist sie 2–3 Jahre zu spät – aufgrund der Krise von 2020–2022 und Verzögerungen bei der UCIe-2.0-Zertifizierung. Der Markt hatte seit 2023 auf diesen Moment gewartet.

Wer gewinnt und wer verliert

Gewinner:

• EXTOLL und Chip Interfaces. EXTOLL, ein Unternehmen mit 46 Mitarbeitern und einer Finanzierungsgeschichte von Zuschüssen in Höhe von 100.000 US-Dollar im Jahr 2011, hält jetzt den „Schlüssel“ zu einem der am schnellsten wachsenden Segmente des Halbleiter-IP-Marktes. Ihre Bewertung wird in den nächsten 18 Monaten um mindestens das 5- bis 7-fache steigen – es sei denn, sie werden von Synopsys oder Cadence aufgekauft.

• GlobalFoundries. Die 22FDX-Plattform hat jetzt einen „entscheidenden Vorteil“ gegenüber Konkurrenten wie TSMC N28 oder Samsung 28nm. Erinnern Sie sich: 22FDX ist vollständig verarmter Silizium-auf-Isolator mit Body-Bias-Fähigkeit, was dynamische Spannungsänderungen auf dem Chip (von 0,4 V bis 1,2 V) ermöglicht und bis zu 50 % Energieeinsparung im Vergleich zu Bulk-Technologien bietet. Mit UCIe-Chiplets wird diese Technologie „kommunikativ“ – externe Rechenblöcke, Speicher und Beschleuniger können angeschlossen werden.

• Chinesische und europäische Start-ups in der Automobil- und Luftfahrtbranche. Die Luftfahrt- und Automobilelektronik leidet stark unter Leistungs- und thermischen Einschränkungen. Ein 5-nm-FinFET unter der Haube eines Elektrofahrzeugs ist eine thermische Bombe. Aber 22FDX mit Chiplet-Design ermöglicht es, Wärme auf mehrere physisch getrennte Dies zu verteilen, die jeweils einen optimalen Prozess verwenden (z. B. analoge Blöcke auf 40 nm, digitale auf 22FDX). Dies vereinfacht das Wärmemanagement um 40–50 %.

• Anbieter von Serverlösungen auf Basis von Chiplets wie Alphawave Semi. UCIe wird immer verbreiteter und gewinnt mit dem Start dieser Lösung zusätzliches Gewicht gegenüber BoW (Bunch of Wires) des Open Compute Project.

Verlierer:

• TSMC (als Anbieter monolithischer FinFET-Lösungen für Embedded). Wenn ein Kunde ein System auf mehreren Chiplets in 22FDX für 15–20 Millionen US-Dollar entwickeln kann, anstatt eines einzelnen monolithischen Dies in 7-nm-FinFET für 50–80 Millionen US-Dollar, wird er Ersteres wählen. TSMC verliert marginale Aufträge im „Mittelklasse“-Markt.
• System-on-Chip (SoC) von NXP, Renesas, Infineon. Ihr Geschäftsmodell ist der Verkauf monolithischer Mikrocontroller und Prozessoren. Chiplet-Design bedeutet, dass ein Kunde einen „benutzerdefinierten“ MCU aus fertigen Blöcken (Cortex-Kern, Peripherie, Speicher) in 12 Monaten statt 24 zusammenbauen kann, ohne für eine Maske für den gesamten Chip zu bezahlen.
• Kleine EDA-Anbieter ohne Chiplet-Portfolio. Synopsys und Cadence haben bereits UCIe-Unterstützung implementiert, aber kleinere Player wie Siemens EDA (Mentor) riskieren, zurückgelassen zu werden, wenn sie ihre Tools nicht für das Multi-Die-Systemdesign anpassen.

Was die Medien nicht sagen

Erkenntnis Nr. 1: Das eigentliche Problem mit Chiplets ist nicht die physikalische Schicht, sondern die semantische Protokollkompatibilität.

UCIe löst die Frage „Wie überträgt man Bits von einem Chiplet zum anderen?“. Aber es beantwortet nicht die Frage „Was bedeuten diese Bits?“. Wenn ein Chiplet das CHI-Protokoll (Coherent Hub Interface) von Arm und ein anderes TileLink oder AXI4 verwendet, müssen sie „übersetzt“ werden. Der D2D-Adapter von Chip Interfaces löst dieses Problem teilweise durch die Unterstützung der FDI-Schnittstelle, die sowohl Streaming- als auch Flit-codierte Daten verarbeitet.

Aber das größte Geheimnis: Die meisten Unternehmen, die derzeit Chiplets entwerfen, verwenden immer noch proprietäre Protokolle und haben es nicht eilig, auf UCIe umzusteigen. Der Grund ist das Fehlen von Werkzeugen zur Verifikation der Ende-zu-Ende-Cache-Kohärenz zwischen Chiplets verschiedener Anbieter. Dieser Faktor, nicht die physikalische Implementierung, verzögert die Entstehung eines „offenen Chiplet-Marktes“ um 2–3 Jahre.

Laut einer Umfrage auf dem Chiplet Summit 2026 glauben 70 % der Teilnehmer, dass der UCIe-Standard eine notwendige, aber nicht ausreichende Bedingung für ein Chiplet-Ökosystem ist.

Erkenntnis Nr. 2: Der Seitenbandkanal in UCIe ist eine versteckte Waffe, die niemand bewirbt.

UCIe hat nicht nur einen Haupt-Hochgeschwindigkeitskanal, sondern auch einen separaten Seitenbandkanal für Verwaltung, Konfiguration und Überwachung des Chiplet-Status. Dieser Kanal ermöglicht es einer zentralen Steuerung (z. B. einer Automobil-Domänensteuerung), einzelne Chiplets in Echtzeit ein- und auszuschalten, ihre Temperatur und Spannung zu überwachen und die Arbeitslast umzuverteilen.

Stellen Sie sich einen Automobilcomputer mit 4 Chiplets vor. Während des Parkens arbeitet nur das „Sensor-Chiplet“ mit Kameraverarbeitung. Auf der Autobahn aktiviert sich das „Autonomes-Fahren-Chiplet“. Bei durchdrehenden Rädern kommt das „Traktionskontroll-Chiplet“ zum Einsatz. Der UCIe-Seitenbandkanal macht diese Verwaltung standardisiert und billig.

Darüber schweigt die Pressemitteilung von EXTOLL, die nur die 16-Gbit/s-Geschwindigkeit und die Kompatibilität mit organischen Substraten bewirbt.

Erkenntnis Nr. 3: 12FDX ist das nächste Ziel, und es wird noch interessanter.

GlobalFoundries hat bereits einen Fahrplan für 12FDX – den nächsten Schritt nach 22FDX, der eine 15 % höhere Leistung und bis zu 50 % geringeren Stromverbrauch im Vergleich zu 16-nm-FinFET bietet. EXTOLL und Chip Interfaces werden ihre UCIe-Plattform auf 12FDX portieren. Und wenn das passiert (Prognose: 2027), wird es möglich sein, Chiplet-Systeme zu schaffen, die in der Transistordichte fast mit FinFET mithalten, aber mit drastisch besserer Energieeffizienz.

Prognose: Nächste 30 Tage und 90 Tage

Nächste 30 Tage (Juni 2026):

• EXTOLL und Chip Interfaces werden Stromverbrauchs-Benchmarks für die UCIe-Verbindung auf 22FDX veröffentlichen. Erwarten Sie Werte um 0,5–0,7 pJ/Bit – 3- bis 4-mal besser als konkurrierende Lösungen auf älteren Knoten wie 28-nm-Bulk.
• GlobalFoundries wird mindestens zwei anonyme Kunden bekannt geben, die diese Plattform in ihre ASIC-Projekte integrieren. Höchstwahrscheinlich handelt es sich um einen Automobilzulieferer der Stufe 1 (Bosch oder Continental) für eine neue Generation von ADAS-Controllern.
• Synopsys wird die Unterstützung dieser Plattform in seinem 3DIC Compiler-Tool ankündigen – ein rein formaler Schritt, aber wichtig für institutionelle Kunden.

Nächste 90 Tage (August 2026):

• Die ersten sogenannten „Chiplet-Buffets“ werden erscheinen – Kataloge fertiger, UCIe-kompatibler Chiplets verschiedener Hersteller auf 22FDX. Der Marktführer hier wird Alphawave Semi sein, das bereits UCIe-Lösungen auf dem Chiplet Summit demonstriert hat.
• Intel und AMD werden politische Statements zur Unterstützung von UCIe 3.0 abgeben, aber keine echten Produkte auf offenen Chiplets vorstellen – sie haben zu viele versunkene Kosten in proprietären Schnittstellen (EMIB, Infinity Fabric).
• Chinesische Unternehmen (SMIC, Huawei) werden die Entwicklung eigener UCIe-ähnlicher Lösungen beschleunigen, um die Abhängigkeit von westlichen IP-Anbietern zu vermeiden. Aber Erfolg ist unwahrscheinlich – ihnen fehlen Lizenzen für RDI-Schnittstellen und qualitativ hochwertige PHY für Knoten über 28 nm.

Hauptrisiko für die Langzeitprognose: Wenn die Hersteller von Standardsubstraten (AT&S, Shinko, Ibiden) die Produktionskapazitäten für hochdichte organische Substrate für UCIe (mit Mikroball-Abstand von 55–75 µm) nicht hochfahren, wird die physische Implementierung von Chiplets auf einen Verpackungsengpass stoßen, wie es bei HBM in den Jahren 2024–2025 der Fall war.

Fazit: Diese Nachricht handelt nicht von EXTOLL und Chip Interfaces. Sie handelt von dem Moment, in dem Chiplets aufgehört haben, eine Technologie für Milliardäre zu sein, und für mittelständische Unternehmen zugänglich geworden sind. Von nun an kann jedes Start-up mit Ingenieuren, die wissen, wie man für UCIe entwirft, mit Halbleiterriesen in den Bereichen Automobil, Luft- und Raumfahrt, Edge-KI und Robotik konkurrieren. Der Halbleiter-IP-Markt steht vor einem Umbruch, und die ersten Opfer werden innerhalb von 18 Monaten auftauchen. Behalten Sie Unternehmen im Auge, die immer noch monolithische SoCs für eingebettete Systeme als „einzige Lösung“ verkaufen. Ihre Tage sind gezählt.

— Editorial Team