Plataforma UCIe EXTOLL: primera solución lista para chiplets 22FDX 16 Gbit/s

Primera plataforma UCIe integrada del mundo para interconexión de chiplets presentada

Las empresas EXTOLL y Chip Interfaces han lanzado una solución lista para crear chiplets basada en la tecnología FDX de GlobalFoundries. Su objetivo es acelerar el desarrollo de sistemas de alto rendimiento para IA en el borde, robótica y aeroespacial.

---

Plataforma UCIe de EXTOLL y Chip Interfaces: el "asesino" de soluciones propietarias del que no has oído hablar

[La esencia]: qué está pasando realmente

El 22 de mayo de 2026, dos empresas alemanas poco conocidas — EXTOLL (46 empleados, Mannheim) y Chip Interfaces — lanzaron la primera plataforma UCIe integrada del mundo para la tecnología FDX de GlobalFoundries.

Pero titulares como "primera plataforma UCIe integrada" son cebo de clics que ocultan el punto principal. El 95% de los lectores verán esta noticia como otro comunicado técnico de dos startups sin peso en el mercado. Y se equivocarían.

Esto es lo que realmente sucedió: por primera vez en la historia de los chiplets, una solución PHY + D2D Adapter lista para usar y co-verificada para el nodo tecnológico 22FDX de mercado masivo, que opera con el estándar UCIe v2.0 a 16 Gbps, ya está disponible.

Esto no es un "anuncio", una "hoja de ruta" o un "concepto". Es un bloque de IP listo para producción que cualquier desarrollador de chips puede pedir hoy y empezar a diseñar su sistema. Y esto cambia la economía de la industria de semiconductores más radicalmente que cualquier superchip de NVIDIA o AMD.

¿Por qué? Porque hasta hoy, los chiplets eran un privilegio de gigantes como AMD, Intel y TSMC, que podían permitirse desarrollar sus propias interfaces propietarias desde cero (Infinity Fabric, EMIB, CoWoS). Ahora, cualquier startup con un presupuesto de 5 millones de dólares puede montar un "juego de construcción" a partir de chiplets listos en tecnología FDX y lograr un rendimiento comparable a una solución FinFET al 30% de su coste.

Esta es la percepción no obvia que los analistas de Wall Street pasaron por alto: la expansión de UCIe al "escalón de precio inferior" de los semiconductores (nodo 22FDX) abre la puerta a una revolución de los chiplets en el sector embebido, la electrónica automotriz y la IA en el borde, donde FinFET es excesivo y un lujo.

Cronología y contexto

Para entender la magnitud del evento, debemos recordar cómo se desarrolló la situación:

• 2016: GlobalFoundries anuncia 22FDX y 12FDX — tecnologías FD-SOI que se convierten en una alternativa al costoso FinFET para IoT, automoción y dispositivos móviles. El coste de la máscara para 22FDX es aproximadamente 3 veces menor que para FinFET de 7 nm.
• Mayo de 2026 (exactamente dos semanas antes de la noticia): EXTOLL anuncia la primera IP PHY UCIe 16G del mundo para GF 22FDX/22FDX+. Esta fue la "primera llamada".
• 22 de mayo de 2026: EXTOLL y Chip Interfaces combinan el PHY y el D2D Adapter en una única plataforma integrada. La palabra clave aquí es "integrada": anteriormente, estos dos componentes tenían que interconectarse manualmente, lo que llevaba de 6 a 12 meses de verificación.
• Próximos pasos: La aparición de un controlador JESD204E de Chip Interfaces en conjunto con UCIe, añadiendo soporte para interfaces RF y ópticas de alta velocidad.

Dirk Wibernait, CEO de EXTOLL, califica cuidadosamente la solución como "oportuna" en el comunicado de prensa. Pero en realidad, llega con 2-3 años de retraso — debido a la crisis de 2020-2022 y los retrasos en la certificación UCIe 2.0. El mercado había estado esperando este momento desde 2023.

Quién gana y quién pierde

Ganadores:

• EXTOLL y Chip Interfaces. EXTOLL, una empresa con 46 empleados y un historial de financiación de subvenciones por valor de 100.000 dólares en 2011, ahora posee la "llave" de uno de los segmentos de más rápido crecimiento del mercado de IP de semiconductores. Su valoración crecerá al menos 5-7 veces en los próximos 18 meses — a menos que sean compradas por Synopsys o Cadence.

• GlobalFoundries. La plataforma 22FDX ahora tiene una "ventaja crítica" sobre competidores como TSMC N28 o Samsung 28 nm. Recordemos que 22FDX es silicio sobre aislante completamente agotado con capacidad de polarización del sustrato, lo que permite cambios dinámicos de voltaje en el chip (de 0,4 V a 1,2 V), proporcionando hasta un 50% de ahorro de energía en comparación con las tecnologías bulk. Con los chiplets UCIe, esta tecnología se vuelve "comunicativa" — se pueden conectar bloques de cómputo externos, memoria y aceleradores.

• Startups chinas y europeas en automoción y aeroespacial. La electrónica de aviación y automoción sufre gravemente por limitaciones de potencia y térmicas. Un FinFET de 5 nm bajo el capó de un vehículo eléctrico es una bomba térmica. Pero 22FDX con diseño de chiplets permite distribuir el calor entre múltiples dados físicamente separados, cada uno usando un proceso óptimo (por ejemplo, bloques analógicos en 40 nm, digitales en 22FDX). Esto simplifica la gestión térmica en un 40-50%.

• Proveedores de soluciones para servidores basadas en chiplets como Alphawave Semi. UCIe se está generalizando cada vez más, y con el lanzamiento de esta solución, gana peso adicional frente a BoW (Bunch of Wires) del Open Compute Project.

Perdedores:

• TSMC (como proveedor de soluciones FinFET monolíticas para embebidos). Cuando un cliente puede desarrollar un sistema en múltiples chiplets en 22FDX por 15-20 millones de dólares en lugar de un único dado monolítico en FinFET de 7 nm por 50-80 millones, elegirá lo primero. TSMC pierde pedidos marginales en el mercado de "gama media".
• System-on-Chip (SoC) de NXP, Renesas, Infineon. Su modelo de negocio es vender microcontroladores y procesadores monolíticos. El diseño de chiplets significa que un cliente puede montar un MCU "personalizado" a partir de bloques listos (núcleo Cortex, periféricos, memoria) en 12 meses en lugar de 24, sin pagar por una máscara para todo el chip.
• Pequeños proveedores de EDA sin cartera de chiplets. Synopsys y Cadence ya han implementado soporte para UCIe, pero los actores más pequeños como Siemens EDA (Mentor) corren el riesgo de quedarse atrás si no adaptan sus herramientas para el diseño de sistemas multi-dado.

Lo que los medios no están diciendo

Perspectiva n.º 1: El verdadero problema de los chiplets no es la capa física, sino la compatibilidad de protocolos semánticos.

UCIe resuelve la pregunta "cómo transferir bits de un chiplet a otro". Pero no responde a la pregunta "qué significan esos bits". Si un chiplet usa el protocolo CHI (Coherent Hub Interface) de Arm y otro usa TileLink o AXI4, necesitan ser "traducidos". El D2D Adapter de Chip Interfaces resuelve parcialmente este problema al admitir la interfaz FDI, que maneja datos tanto en modo Streaming como codificados en Flit.

Pero el mayor secreto: la mayoría de las empresas que actualmente diseñan chiplets todavía usan protocolos propietarios y no tienen prisa por cambiar a UCIe. La razón es la falta de herramientas para verificar la coherencia de caché de extremo a extremo entre chiplets de diferentes proveedores. Este factor, no la implementación física, está retrasando la aparición de un "mercado abierto de chiplets" en 2-3 años.

Según una encuesta en Chiplet Summit 2026, el 70% de los participantes cree que el estándar UCIe es una condición necesaria pero insuficiente para un ecosistema de chiplets.

Perspectiva n.º 2: El canal lateral en UCIe es un arma oculta que nadie publicita.

UCIe no solo tiene un canal principal de alta velocidad, sino también un canal lateral separado para gestión, configuración y monitorización del estado del chiplet. Este canal permite que un controlador central (por ejemplo, un controlador de dominio automotriz) encienda/apague chiplets individuales en tiempo real, monitoree su temperatura y voltaje, y redistribuya la carga de trabajo.

Imagina un ordenador automotriz con 4 chiplets. Durante el estacionamiento, solo funciona el "chiplet de sensores" con procesamiento de cámara. En la autopista, se activa el "chiplet de conducción autónoma". Durante el patinaje de ruedas, entra en acción el "chiplet de control de tracción". El canal lateral de UCIe hace que esta gestión sea estandarizada y barata.

Esto es lo que el comunicado de prensa de EXTOLL silencia, publicitando solo la velocidad de 16 Gbps y la compatibilidad con sustratos orgánicos.

Perspectiva n.º 3: 12FDX es el próximo objetivo, y será aún más interesante.

GlobalFoundries ya tiene una hoja de ruta para 12FDX — el siguiente paso después de 22FDX, que ofrece un 15% de mejora de rendimiento y hasta un 50% de reducción de potencia en comparación con FinFET de 16 nm. EXTOLL y Chip Interfaces portarán su plataforma UCIe a 12FDX. Y cuando eso ocurra (previsión: 2027), será posible crear sistemas de chiplets que casi igualen a FinFET en densidad de transistores pero con una eficiencia energética drásticamente mejor.

Pronóstico: Próximos 30 días y 90 días

Próximos 30 días (junio de 2026):

• EXTOLL y Chip Interfaces publicarán puntos de referencia de consumo de energía para el enlace UCIe en 22FDX. Se esperan cifras en torno a 0,5-0,7 pJ/bit — 3-4 veces mejor que las soluciones competidoras en nodos más antiguos como bulk de 28 nm.
• GlobalFoundries anunciará al menos dos clientes anónimos que integren esta plataforma en sus proyectos ASIC. Lo más probable es que uno sea un proveedor automotriz de nivel 1 (Bosch o Continental) para una nueva generación de controladores ADAS.
• Synopsys anunciará soporte para esta plataforma en su herramienta 3DIC Compiler — un paso puramente formal, pero importante para clientes institucionales.

Próximos 90 días (agosto de 2026):

• Aparecerán los primeros llamados "bufés de chiplets" — catálogos de chiplets listos y compatibles con UCIe de varios fabricantes en 22FDX. El líder aquí será Alphawave Semi, que ya demostró soluciones UCIe en Chiplet Summit.
• Intel y AMD harán declaraciones políticas sobre el soporte de UCIe 3.0, pero no presentarán productos reales en chiplets abiertos — tienen demasiados costes hundidos en interfaces propietarias (EMIB, Infinity Fabric).
• Empresas chinas (SMIC, Huawei) acelerarán el desarrollo de sus propias soluciones similares a UCIe para evitar la dependencia de proveedores occidentales de IP. Pero el éxito es poco probable — carecen de licencias para interfaces RDI y PHY de calidad para nodos superiores a 28 nm.

Riesgo principal para el pronóstico a largo plazo: si los fabricantes de sustratos estándar (AT&S, Shinko, Ibiden) no aumentan la capacidad de producción de sustratos orgánicos de alta densidad para UCIe (con paso de microbolas de 55-75 µm), la implementación física de chiplets se enfrentará a una escasez de empaquetado, como ocurrió con HBM en 2024-2025.

Conclusión: Esta noticia no trata sobre EXTOLL y Chip Interfaces. Trata sobre el momento en que los chiplets dejaron de ser una tecnología para multimillonarios y se volvieron accesibles para las empresas medianas. A partir de ahora, cualquier startup con ingenieros que sepan diseñar para UCIe puede competir con los gigantes de semiconductores en automoción, aeroespacial, IA en el borde y robótica. El mercado de IP de semiconductores se prepara para una sacudida, y las primeras víctimas aparecerán en 18 meses. Vigila a las empresas que aún venden SoC monolíticos para sistemas embebidos como la "única solución". Sus días están contados.

— Editorial Team