Contadores ternarios: circuitos mod 3 en elementos binarios

Divisores de frecuencia por 3: Diseños semimodulares con lógica binaria

Los contadores ternarios dividen la frecuencia de pulsos de entrada por 3. Estos circuitos se construyen exclusivamente con puertas lógicas binarias y pertenecen a la clase de estructuras secuenciales semimodulares. La relación de división por 3 se elige por ser la más cercana a una potencia de dos, lo que minimiza las diferencias con los contadores binarios estándar y simplifica los principios para divisores arbitrarios.

La operación secuencial se garantiza mediante un indicador de finalización de transición que evita condiciones de carrera y asegura el determinismo.

Flip-flops contadores como bloque de construcción

El flip-flop contador secuencial más simple, usando tres puertas, se describe con estas ecuaciones:

X = X Z ∨ Y ¬Z
Y = Y ¬Z ∨ ¬X Z
Z = X Y ∨ ¬X ¬Y

El elemento X mantiene su estado cuando Z=1 y toma el valor de entrada cuando Z=0. Y se acopla cuando Z=0 e invierte X cuando Z=1. Z se activa cuando X=Y (después de que X conmuta) y se resetea cuando X≠Y (después de Y), actuando como indicador de finalización de transición.

Una implementación perfecta con flip-flops RS evitando el estado prohibido 11 (Fig.1c) convierte el circuito en un flip-flop contador de un solo reloj. Romper el puente crea la entrada y la indicación de transición. La autooscilación proporciona el segundo ciclo de reloj.

Variantes conocidas de flip-flops de un solo reloj (Fig.2):

• Estilo Harvard con AND-NOT e indicador superior.
• Master-slave usando flip-flops de polaridad dual.
• Versiones simplificadas con AND-OR-NOT y OR-AND-NOT.

Contador binario módulo 3

La base es un contador secuencial de dos bits usando flip-flops Harvard (Fig.3a). El desbordamiento (estado 3) se redirige a 1 añadiendo un inversor: la señal de desbordamiento más su inversa bloquea el indicador y la entrada hasta que completa la transición (Fig.3b).

Ventajas:

• Versatilidad para k≠2ⁿ.
• Relación de división ajustable (como el equivalente 74LS161).

Desventaja: Desaceleración en la transición 'coja' después del desbordamiento.

Circuitos de distribución en anillo

El prototipo es un anillo de tres inversores (Fig.4a). La sincronización de reloj e indicación de transición usan G-flip-flops invertidores (elementos C): salida 1(0) cuando todas las entradas son 0(1), en caso contrario memoria.

El anillo cicla entre grupos de estados (dos 1s + cero / dos 0s + uno). El indicador (AND-OR) se activa en cambios de grupo, generando un reloj 3 veces más rápido que los elementos del anillo (Fig.4b).

Implementación perfecta (Fig.4c) — versión de dos relojes en brazos de flip-flop, actuando como contador posicional.

Flip-flops tristables en contadores

Los flip-flops RS bistables se reemplazan por tristables: inferior/superior en el flip-flop Harvard (Fig.5a) usando tres puertas AND-NOT cada uno. Características clave:

• Dos 1s en estados estables, tres en transitorios.
• Reset: 0 en entradas de puertas con 1 en salidas.

Lecciones clave

• Los diseños semimodulares con puertas binarias permiten división por 3 sin lógica ternaria especializada.
• El indicador Z es crucial para el secuencia, evitando carreras en anillos y contadores.
• Las bases binarias ofrecen universalidad: desde la serie 74 clásica hasta FPGAs modernos.
• Los G-flip-flops (elementos C) son ideales para distribuidores asíncronos.
• Los elementos tristables aumentan la profundidad de bits sin puertas extra.

— Editorial Team