IA dans les puces CERN pour LHC : Filtrage téraoctet

Modèles d’IA dans les puces du CERN : Filtrage en temps réel des pétaoctets de données du LHC

Les ingénieurs du CERN intègrent des modèles d’IA personnalisés directement dans les ASICs, FPGAs et SoCs pour traiter les flux de données provenant du Grand collisionneur de hadrons (LHC). Les vitesses d’entrée atteignent des centaines de téraoctets par seconde, le volume annuel de données brutes atteignant 40 000 exaoctets. Un système de déclenchement à deux niveaux basé sur l’IA filtre 99,98 % des événements en microsecondes, ne conservant que les collisions de particules pertinentes.

Dans l’anneau de 27 km, les protons sont accélérés à des vitesses proches de celle de la lumière. Les paquets se percutent toutes les 25 ns, générant un milliard d’événements par seconde. Les détecteurs capturent des mégaoctets par collision — sans filtrage, le stockage est impossible.

Premier niveau : Déclencheur de niveau 1 sur FPGA

Les données sont mises en tampon dans les détecteurs pendant 4 µs à l’aide de puces ASIC. Le déclencheur de niveau 1 — un cluster de mille FPGAs — analyse le flux via des liaisons optiques à 10 TB/s.

L’algorithme AXOL1TL basé sur l’IA prend des décisions en 50 ns. Il conserve 0,02 % des événements (110 000 par seconde), en rejetant le reste.

• Paramètres clés du L1T :

- Flux d’entrée : 10 TB/s

- Temps d’analyse : 50 ns

- Événements conservés : 110 000/s

- Taux de sélection : 0,02 %

L’intégration de l’IA dans les FPGAs est rendue possible par le compilateur HLS4ML, qui convertit les modèles en code C++ optimisé pour l’accélération matérielle.

Deuxième niveau : Déclencheur de haut niveau avec CPU et GPU

Les événements sélectionnés alimentent le déclencheur de haut niveau (HLT). Le système, avec 25 600 cœurs CPU et 400 GPU, reconstruit les trajectoires des particules.

La sortie est de 1 000 événements/s, soit environ 1 PB de données par jour. Ces données sont distribuées dans 170 centres dans 42 pays.

• Échelle du HLT :

- Cœurs CPU : 25 600

- GPU : 400 accélérateurs

- Sortie : 1 000 événements/s

- Volume quotidien : 1 PB

Les frameworks IA standards ne peuvent pas répondre aux exigences de latence et de volume, c’est pourquoi le CERN développe une pile personnalisée : compression de modèles, parallélisation et optimisations spécifiques aux puces.

Intégration de l’IA dans le matériel

HLS4ML est l’outil clé de déploiement. Il génère du Verilog/VHDL ou du C++ à partir de modèles TensorFlow/Keras, minimisant la latence.

Processus :

• Entraîner le modèle sur un sous-ensemble de données.
• Quantification et élagage pour réduire la taille.
• Compilation en code RTL pour FPGA/ASIC.
• Tests sur des flux en direct.

Cette approche offre des performances prévisibles sans surcharge logicielle.

Amélioration du LHC à haute luminosité

En 2026, le LHC sera arrêté pour des améliorations. Le LHC à haute luminosité (HL-LHC) augmentera les taux de collision par 10 d’ici 2031.

Évolution du système de déclenchement :

• Amélioration du L1T à 12,5 TB/s.
• Nouveaux modèles IA pour des motifs complexes.
• Échelle du HLT à des niveaux exaoctets.

Cela permettra la détection d’événements rares comme les désintégrations du boson de Higgs ou les signatures de matière noire.

Points clés

• Le CERN utilise l’IA dans les puces pour filtrer 40 EB/an de données brutes du LHC, conservant 0,0002 % des événements.
• Le déclencheur de niveau 1 sur FPGA avec AXOL1TL analyse 10 TB/s en 50 ns.
• HLS4ML compile les modèles en C++ pour ASIC/FPGA, offrant une latence en microsecondes.
• Le HL-LHC en 2031 exigera des performances de déclenchement 10 fois supérieures.
• Cette approche s’applique au calcul en périphérie dans les systèmes à haut débit.

— Editorial Team