Físicos alemanes establecen récord de velocidad de transmisión de datos: crean chip de 500 Gbit/s
Científicos de la Universidad de Paderborn han desarrollado un chip de silicio-germanio capaz de procesar más de 500 Gbit/s en un solo canal, un récord mundial de vital importancia para el desarrollo de la IA, los vehículos autónomos y las redes troncales de comunicación.
Récord de SiGe desde Paderborn: por qué tu centro de datos no verá 500 Gbit/s, pero Broadcom sí
La esencia: qué está pasando realmente
El 5 de mayo de 2026, el equipo del profesor Christoph Scheytt de la Universidad de Paderborn publicó los resultados del proyecto PACE: un chip de silicio-germanio "track-and-hold" que procesa más de 500 Gbit/s en un solo canal. En una configuración multicanal, afirman superar los 100 Tbit/s. Los titulares estallaron: "récord mundial", "revolución para la IA", "avance en redes".
En realidad, esto no es una revolución sino una demostración de un límite tecnológico. El equipo de Scheytt tomó un chip que opera a frecuencias donde los instrumentos de medición existentes ya están "al borde de los límites técnicos" y demostró que el SiGe BiCMOS no ha dicho su última palabra. Pero entre un récord de laboratorio y un chip en tu servidor hay un vacío de al menos cinco años y varios cientos de millones de euros. La verdadera historia aquí no es la velocidad, sino el momento en que el silicio-germanio le quita la manta a las interconexiones ópticas.
Cronología y contexto
La historia no comienza en mayo de 2026, sino en 2018, cuando la Fundación Alemana de Investigación (DFG) lanzó el programa prioritario SPP 2111 "Sistemas integrados electrónico-fotónicos para procesamiento de señales de banda ultraancha". El director del programa es el profesor Christoph Scheytt, una figura legendaria: fundador de advICo microelectronics, exjefe de diseño de circuitos en el Instituto Leibniz para Microelectrónica de Alto Rendimiento (IHP) y, desde 2016, presidente del consejo del Instituto Heinz Nixdorf. Bajo su liderazgo, el grupo de Paderborn avanzó metódicamente hacia el récord: en 2019 demostraron un amplificador track-and-hold con 60 GHz de ancho de banda, en 2020 con 70 GHz, y para 2026, un nivel comercial de 500 Gbit/s por canal.
La decisión clave fue elegir SiGe BiCMOS sobre el CMOS convencional o la fotónica exótica de fosfuro de indio (InP). Los transistores bipolares de heterounión de silicio-germanio ofrecen frecuencias de conmutación varias veces superiores a los MOSFET de silicio clásicos con costes de fabricación comparables. Es en esta tecnología donde el equipo de Scheytt optimizó el circuito track-and-hold —el núcleo de un convertidor analógico-digital que captura el valor instantáneo de una señal analógica y lo mantiene estable mientras la electrónica posterior realiza la cuantificación.
La DFG financió la segunda fase del proyecto con aproximadamente 390.000 €. En comparación, una sola ejecución de oblea de prueba en GlobalFoundries o IHP utilizando tecnología SiGe BiCMOS de 130 nm cuesta entre 150.000 y 500.000 €. Los investigadores trabajaron con restricciones presupuestarias ajustadas —y aun así exprimieron un récord del proceso.
Quién gana y quién pierde
Empecemos por los ganadores.
Broadcom y Marvell son los principales beneficiarios no anunciados. Ambas empresas producen chips DSP para transceptores ópticos, y ambas utilizan SiGe BiCMOS. El récord de Scheytt legitima las inversiones en el desarrollo de esta plataforma para Ethernet de 800G y 1,6T de carril único. Esto es especialmente importante para Broadcom, que simultáneamente impulsa VCF 9.1 como capa de software para inferencia de IA: ahora también tienen un argumento de hardware de que la ruta del SiGe no está agotada.
GlobalFoundries e IHP (Instituto Leibniz para Microelectrónica de Alto Rendimiento). Sus fábricas poseen procesos clave de SiGe BiCMOS (130 nm, 90 nm y eventualmente 45 nm). Cada récord que confirma la viabilidad de la tecnología a frecuencias ultraaltas extiende la ventana de rentabilidad de estas líneas. Reemplazar equipos para una fábrica de CMOS de 3 nm cuesta entre 15.000 y 20.000 millones de dólares; refinar el proceso SiGe a 500 Gbit/s por canal cuesta entre 200 y 400 millones de dólares.
Fabricantes de equipos de medición: Keysight, Rohde & Schwarz, Tektronix. El chip de Scheytt "llevó los sistemas de medición existentes a sus límites". Esto crea inmediatamente demanda de una nueva generación de osciloscopios, VNA y analizadores de señales capaces de certificar dispositivos con ancho de banda superior a 100 GHz. El presupuesto para un solo instrumento oscila entre 500.000 y 2 millones de dólares.
Ahora los perdedores.
Startups de fotónica pura (Ayar Labs, Lightmatter, Celestial AI). Promueven la narrativa: "el cobre y los electrones están agotados; el futuro son las interconexiones fotónicas". El récord de Scheytt muestra que una plataforma puramente electrónica de SiGe aún puede escalar un orden de magnitud. Si 500 Gbit/s en un canal electrónico se comercializa, parte del mercado de E/S óptica simplemente no surgirá —al menos para distancias dentro del centro de datos.
NVIDIA como consumidor de infraestructura de redes. NVIDIA promueve NVLink e InfiniBand como interconexiones de alta velocidad propietarias. Una plataforma abierta de SiGe estandarizada a 500 Gbps reduce la dependencia de la industria de las soluciones verticales de NVIDIA en la pila de redes. No la matará, pero el margen en la cartera de redes de NVIDIA podría verse afectado.
Fabricantes de electrónica de fosfuro de indio (InP). El InP tradicionalmente ocupa el nicho por encima de 100 Gbit/s por canal. El récord de SiGe demuestra que la plataforma de silicio está invadiendo un territorio considerado monopolio del InP. Si esta transición ocurre a escala comercial, las fábricas de InP enfrentarán una presión de precios comparable a la que experimentó el GaAs frente al silicio en los teléfonos inteligentes.
Lo que los medios no están diciendo
Esta es la percepción principal que falta en el 90% de las publicaciones.
El proyecto PACE (nombre completo: "Ultrabreitbandiger Photonisch-Elektronischer Analog-Digital-Wandler") se anunció originalmente como un programa electrónico-fotónico. El chip que acaparó titulares es puramente electrónico. Logra el récord sin componentes fotónicos.
Esto no es un error sino una bifurcación arquitectónica dentro del programa. El equipo de Scheytt persigue simultáneamente la rama fotónica: en 2020-2021 demostraron la medición arbitraria de formas de onda ópticas en una plataforma de fotónica de silicio. Pero ahora publican el resultado electrónico. ¿Por qué? Porque los ADC fotónicos en la práctica consumen demasiada potencia óptica de los peines de Kerr y requieren estabilización de temperatura a centésimas de grado. El track-and-hold electrónico simplemente funciona.
Esto plantea una pregunta incómoda para los patrocinadores del programa: si la electrónica ofrece 500 Gbit/s sin fotónica, ¿por qué invertir cientos de millones de euros en hibridación fotónico-electrónica? No hay respuesta aún, pero su ausencia crea tensión dentro de la agenda de investigación europea.
La segunda percepción se refiere al lado práctico de los 100 Tbit/s. Las publicaciones afirman que una configuración multicanal puede ofrecer más de 100 Tbit/s. Suena impresionante. Pero nadie pregunta: ¿cuánta potencia consume dicho sistema? Si 500 Gbit/s por canal requieren, digamos, 5 W (una cifra típica para un DSP de esta clase), entonces 200 canales para 100 Tbit/s significan un kilovatio solo para la conversión ADC. Añade láseres, moduladores, DSP y corrección de errores directa: obtienes un presupuesto energético comparable a entrenar una pequeña red neuronal. Este es un problema de ingeniería aún por resolver —pero los comunicados de prensa guardan silencio.
La tercera percepción: el equipo utilizó modulación de amplitud en cuadratura (QAM) para la codificación compacta de bits en símbolos. La QAM es sensible al ruido de fase —y según Weizel, el ruido de fase fue el principal enemigo. Así que detrás del récord no solo hay diseño de circuitos sino también un trabajo extremadamente complejo en la supresión de jitter a frecuencias donde la longitud de onda se mide en submilímetros. Este know-how —probablemente no público— constituye el principal valor del grupo de Paderborn para posibles licenciatarios.
Pronóstico: próximos 30 días y 90 días
30 días (hasta el 9 de junio de 2026)
El evento principal de este período es el silencio. Ni Broadcom, ni Marvell, ni GlobalFoundries harán declaraciones públicas basadas en el récord de Paderborn. Esto es normal: los departamentos legales verifican la libertad de operación de patentes, el desarrollo de negocio evalúa si la asociación con un proyecto universitario podría perjudicar las negociaciones en curso con clientes (especialmente a nivel de hiperescalar).
Ruido esperado: especulación en la prensa y blogs sobre "la muerte de NVIDIA InfiniBand" y "SiGe vs. fotónica de silicio". Los inversores en Ayar Labs y Lightmatter recibirán preguntas de los LP sobre amenazas competitivas. Algunos fondos de capital riesgo encargarán evaluaciones de expertos —y sus conclusiones influirán en la próxima ronda de alguna startup de E/S óptica.
En el ámbito académico, comenzará la replicación: grupos de Berkeley, MIT e IMEC intentarán reproducir el resultado en su propio hardware. Esto llevará más de 30 días, pero las solicitudes iniciales de acceso al PDK de IHP llegarán de inmediato.
90 días (hasta el 9 de agosto de 2026)
Comenzará el embudo de comercialización. El equipo de Scheytt tiene experiencia en llevar tecnologías al mercado: advICo microelectronics, cofundada por Scheytt en 2000, vendió con éxito bloques IP para sistemas de fibra óptica. Un paso probable es la presentación de patentes provisionales seguida de una demostración del chip en la conferencia BCICTS (Bipolar/BiCMOS Circuits and Technology Meeting), que suele celebrarse en otoño. Si la demostración se produce, Broadcom y Marvell enviarán exploradores técnicos.
Simultáneamente, surgirá un factor político. La financiación de 390.000 € de la DFG es insignificante en comparación con los 52.000 millones de dólares de la Ley CHIPS de EE. UU. o las inversiones chinas en Hua Hong Semiconductor. Los políticos alemanes comenzarán a utilizar el récord como argumento: "Europa no necesita copiar la ruta de subsidios asiática; ganamos mediante la excelencia en ingeniería". Esto influirá en el presupuesto de Horizonte Europa para 2027-2033 en investigación de semiconductores.
Lo principal a observar para agosto de 2026 es si algún fabricante importante de módulos ópticos (Ciena, Infinera, Nokia) anuncia planes para un transceptor de 800G o 1,6T en SiGe BiCMOS con referencia a la arquitectura de Paderborn. Si aparece tal anuncio, confirma que la industria ha apostado por el SiGe en la carrera hacia los 100 Tbit/s. Si no, el récord seguirá siendo una brillante demostración de laboratorio, extendiendo la vida de los chips existentes una generación más pero sin cambiar la dirección arquitectónica de la industria.
Por ahora, se puede felicitar a Paderborn: un pequeño grupo en una ciudad universitaria alemana demostró que los electrones aún pueden correr más rápido de lo que el mercado está dispuesto a aceptar. Este es un logro del que el laboratorio Scheytt estará orgulloso durante mucho tiempo —independientemente de quién lo ponga finalmente en un chip de producción y gane los miles de millones principales.
— Editorial Team
Aún no hay comentarios.