来自帕德博恩的SiGe芯片实现500 Gbit/s速度记录

德国物理学家创数据传输速度纪录：500 Gbit/s芯片问世

帕德博恩大学的科学家开发出一款硅锗芯片，能够在单通道上处理超过500 Gbit/s的数据，这是世界纪录，对人工智能、自动驾驶汽车和骨干通信网络的发展至关重要。

---

来自帕德博恩的SiGe纪录：为何你的数据中心看不到500 Gbit/s，但博通可以

要点：实际发生了什么

2026年5月5日，帕德博恩大学Christoph Scheytt教授团队公布了PACE项目的成果——一款硅锗“跟踪保持”芯片，单通道处理速度超过500 Gbit/s。在多通道配置下，他们声称总速率超过100 Tbit/s。媒体头条炸开了锅：“世界纪录”、“人工智能革命”、“网络突破”。

实际上，这并非革命，而是技术极限的展示。Scheytt团队让一款芯片在现有测量仪器已“处于技术极限边缘”的频率下运行，并证明了SiGe BiCMOS尚未走到尽头。但从实验室纪录到服务器中的芯片，至少还有五年时间和数亿欧元的差距。真正重要的不是速度，而是硅锗技术从光互连中抢走风头的时刻。

时间线与背景

故事并非始于2026年5月，而是2018年，当时德国研究基金会启动了优先项目SPP 2111“用于超宽带信号处理的集成电子-光子学系统”。项目负责人是Christoph Scheytt教授，一位传奇人物：advICo微电子公司的创始人、莱布尼茨高性能微电子研究所前电路设计负责人，自2016年起担任海因茨·尼克斯多夫研究所董事会主席。在他的领导下，帕德博恩团队有条不紊地向纪录迈进：2019年展示了带宽60 GHz的跟踪保持放大器，2020年达到70 GHz，到2026年实现了每通道500 Gbit/s的商业级水平。

关键决策是选择SiGe BiCMOS而非主流的CMOS或奇特的磷化铟光子学。硅锗异质结双极晶体管的开关频率比传统硅MOSFET高出数倍，而制造成本相当。正是基于这项技术，Scheytt团队优化了跟踪保持电路——模数转换器的核心，它捕获模拟信号的瞬时值并保持稳定，供后续电子器件进行量化。

德国研究基金会为项目第二阶段提供了约39万欧元资金。相比之下，在GlobalFoundries或IHP使用130 nm SiGe BiCMOS技术进行一次测试晶圆运行的成本在15万至50万欧元之间。研究人员在预算紧张的情况下工作，却仍从该工艺中榨出了纪录。

谁赢谁输

首先看赢家。

博通和美满电子是主要的未公开受益者。两家公司都生产用于光收发器的DSP芯片，并且都使用SiGe BiCMOS。Scheytt的纪录验证了为800G和1.6T单通道以太网开发该平台的投资合理性。这对博通尤其重要，它同时正在推广VCF 9.1作为AI推理的软件层：现在他们也有了硬件论据，证明SiGe路线尚未枯竭。

GlobalFoundries和IHP（莱布尼茨高性能微电子研究所）。它们的晶圆厂拥有关键的SiGe BiCMOS工艺（130 nm、90 nm，最终到45 nm）。每一项确认该技术在超高频下可行性的纪录，都延长了这些生产线的盈利窗口。更换3 nm CMOS晶圆厂设备需花费150亿至200亿美元；而将SiGe工艺改进到每通道500 Gbit/s仅需约2亿至4亿美元。

测量设备制造商——是德科技、罗德与施瓦茨、泰克。Scheytt的芯片“将现有测量系统推向了极限”。这立即催生了对新一代示波器、矢量网络分析仪和信号分析仪的需求，这些设备需能认证带宽超过100 GHz的器件。一台此类仪器的预算在50万至200万美元之间。

现在看输家。

纯光子学初创公司（Ayar Labs、Lightmatter、Celestial AI）。它们宣扬“铜和电子已耗尽，未来是光子互连”的叙事。Scheytt的纪录表明，纯电子SiGe平台仍可扩展一个数量级。如果500 Gbit/s的电子通道实现商业化，部分光I/O市场将根本不会出现——至少在数据中心内部距离内如此。

英伟达作为网络基础设施的消费者。英伟达推广NVLink和InfiniBand作为专有高速互连。开放的SiGe平台上标准化的500 Gbps降低了行业对英伟达垂直网络解决方案的依赖。虽不会致命，但英伟达网络产品组合的利润率可能受损。

磷化铟电子制造商。磷化铟传统上占据每通道100 Gbit/s以上的利基市场。SiGe纪录证明硅平台正在侵蚀曾被认为是磷化铟垄断的领域。如果这种转变在商业规模上发生，磷化铟晶圆厂将面临类似智能手机中砷化镓所经历的价格压力。

媒体未提及的内容

以下是90%的报道中缺失的主要洞见。

PACE项目（全称：“超宽带光子-电子模数转换器”）最初被宣布为电子-光子学项目。而登上头条的芯片是纯电子的。它实现纪录时未使用光子组件。

这不是错误，而是项目内部的一个架构分支。Scheytt团队同时也在推进光子学分支：2020-2021年间，他们展示了基于硅光子学平台的光学任意波形测量。但现在他们发表了电子学结果。为什么？因为光子学模数转换器在实践中消耗过多来自克尔梳的光功率，并且需要将温度稳定到百分之一度。而电子跟踪保持电路则简单可靠。

这给项目资助方提出了一个棘手问题：如果电子学无需光子学就能实现500 Gbit/s，为何还要投资数亿欧元进行光子-电子混合？目前尚无答案，但这一缺失在欧洲研究议程中制造了紧张。

第二个洞见涉及100 Tbit/s的实际层面。出版物称多通道配置可实现超过100 Tbit/s。这听起来令人印象深刻。但没人问：这样的系统功耗多大？如果每通道500 Gbit/s需要5 W（此类DSP的典型值），那么200通道实现100 Tbit/s意味着仅模数转换就需要1千瓦。再加上激光器、调制器、DSP和前向纠错，能源预算堪比训练一个小型神经网络。这是一个尚待解决的工程问题——但新闻稿对此保持沉默。

第三个洞见：团队使用了正交幅度调制进行比特到符号的打包编码。正交幅度调制对相位噪声敏感——据Weizel称，相位噪声是主要敌人。因此，纪录背后不仅是电路设计，还有在波长以亚毫米计的频率下抑制抖动的极其复杂的工作。这一专有技术（很可能未公开）构成了帕德博恩团队对潜在被许可方的主要价值。

预测：未来30天和90天

30天（截至2026年6月9日）

这一时期的主要事件是沉默。博通、美满电子和GlobalFoundries都不会基于帕德博恩纪录发表公开声明。这很正常：法务部门检查专利许可，业务开发评估与大学项目关联是否会损害与客户（尤其是超大规模客户）的谈判。

预期噪音：媒体和博客上关于“英伟达InfiniBand之死”和“SiGe vs. 硅光子学”的猜测。Ayar Labs和Lightmatter的投资者将收到有限合伙人关于竞争威胁的询问。一些风险基金将委托专家评估——其结论将影响某些光I/O初创公司的下一轮融资。

学术界将开始复现：伯克利、麻省理工学院和IMEC的团队将尝试在自己的硬件上重现结果。这需要超过30天，但访问IHP工艺设计套件的初步请求将立即跟进。

90天（截至2026年8月9日）

商业化漏斗将启动。Scheytt团队有将技术推向市场的经验：Scheytt于2000年共同创立的advICo微电子公司成功销售了光纤系统的IP模块。可能的步骤是提交临时专利，随后在通常于秋季举行的BCICTS会议上进行芯片演示。如果演示成功，博通和美满电子将派出技术侦察员。

同时，政治因素将浮现。德国研究基金会39万欧元的资金与美国《芯片法案》的520亿美元或中国对华虹半导体的投资相比微不足道。德国政客将利用这一纪录作为论据：“欧洲无需复制亚洲的补贴路径；我们通过工程卓越取胜。”这将影响地平线欧洲2027-2033年半导体研究预算。

到2026年8月，主要关注点在于是否有任何主要光模块制造商（Ciena、Infinera、诺基亚）宣布计划基于帕德博恩架构开发800G或1.6T SiGe BiCMOS收发器。如果出现此类公告，则证实行业已在100 Tbit/s竞赛中押注SiGe。如果没有，该纪录将仍是一个出色的实验室演示，将现有芯片的寿命延长一代，但不会改变行业的架构方向。

目前，帕德博恩值得祝贺：德国大学城的一个小团队证明了电子的速度仍可快于市场准备接受的程度。这是Scheytt实验室将长期引以为豪的成就——无论最终是谁将其投入量产芯片并赚取主要收益。

— Editorial Team