독일 물리학자들, 데이터 전송 속도 신기록 수립: 500Gbit/s 칩 개발
파더보른 대학교 연구진이 단일 채널에서 500Gbit/s 이상을 처리할 수 있는 실리콘-게르마늄 칩을 개발했습니다. 이는 AI, 자율주행차, 백본 통신 네트워크 발전에 매우 중요한 세계 신기록입니다.
파더보른의 SiGe 신기록: 데이터 센터는 500Gbit/s를 보지 못하겠지만, 브로드컴은 볼 것이다
핵심: 실제로 무슨 일이 일어나고 있는가
2026년 5월 5일, 파더보른 대학교 크리스토프 샤이트 교수팀이 PACE 프로젝트의 결과를 발표했습니다. 단일 채널에서 500Gbit/s 이상을 처리하는 실리콘-게르마늄 '트랙-앤드-홀드' 칩입니다. 다중 채널 구성에서는 100Tbit/s 이상을 달성했다고 주장합니다. 언론은 '세계 신기록', 'AI 혁명', '네트워킹 돌파구'라며 떠들썩했습니다.
현실적으로 이는 혁명이 아니라 기술적 한계를 보여준 것입니다. 샤이트 팀은 기존 측정 장비가 이미 '기술적 한계에 도달한' 주파수에서 작동하는 칩을 가져와 SiGe BiCMOS가 아직 끝나지 않았음을 증명했습니다. 하지만 실험실 기록과 서버에 장착되는 칩 사이에는 최소 5년과 수억 유로의 간격이 있습니다. 여기서 진짜 이야기는 속도가 아니라, 실리콘-게르마늄이 광학 인터커넥트에서 담요를 빼앗는 순간입니다.
타임라인 및 배경
이야기는 2026년 5월이 아니라 2018년, 독일 연구 재단(DFG)이 우선 프로그램 SPP 2111 '초광대역 신호 처리를 위한 집적 전자-광자 시스템'을 시작하면서 시작됩니다. 프로그램 리더는 크리스토프 샤이트 교수로, advICo 마이크로일렉트로닉스의 창립자이자 라이프니츠 고성능 마이크로일렉트로닉스 연구소(IHP)의 전 회로 설계 책임자, 2016년부터 하인츠 닉스도르프 연구소 이사회 의장을 맡고 있는 전설적인 인물입니다. 그의 지도 아래 파더보른 그룹은 체계적으로 기록을 향해 나아갔습니다: 2019년 60GHz 대역폭의 트랙-앤드-홀드 증폭기, 2020년 70GHz, 그리고 2026년 상용 수준의 채널당 500Gbit/s를 시연했습니다.
핵심 결정은 주류 CMOS나 이국적인 인듐 인(InP) 광자 대신 SiGe BiCMOS를 선택한 것이었습니다. 실리콘-게르마늄 이종접합 바이폴라 트랜지스터는 비슷한 제조 비용으로 기존 실리콘 MOSFET보다 몇 배 높은 스위칭 주파수를 제공합니다. 샤이트 팀은 이 기술을 기반으로 트랙-앤드-홀드 회로를 최적화했습니다. 이는 아날로그-디지털 변환기의 핵심으로, 아날로그 신호의 순시값을 포착하여 후단 전자 장치가 양자화를 수행하는 동안 안정적으로 유지합니다.
DFG는 프로젝트 2단계에 약 39만 유로를 지원했습니다. 비교하자면, GlobalFoundries나 IHP에서 130nm SiGe BiCMOS 기술을 사용한 단일 테스트 웨이퍼 런 비용은 15만~50만 유로입니다. 연구진은 빡빡한 예산 제약 속에서도 기록을 짜냈습니다.
승자와 패자
승자부터 살펴보겠습니다.
브로드컴과 마벨은 주요한 비공개 수혜자입니다. 두 회사 모두 광 트랜시버용 DSP 칩을 생산하며, 둘 다 SiGe BiCMOS를 사용합니다. 샤이트의 기록은 800G 및 1.6T 단일 레인 이더넷을 위한 이 플랫폼 개발 투자를 정당화합니다. 이는 특히 AI 추론을 위한 소프트웨어 계층인 VCF 9.1을 동시에 추진하는 브로드컴에게 중요합니다. 이제 SiGe 경로가 고갈되지 않았다는 하드웨어적 주장도 갖게 되었습니다.
GlobalFoundries와 IHP(라이프니츠 고성능 마이크로일렉트로닉스 연구소). 이들의 팹은 핵심 SiGe BiCMOS 공정(130nm, 90nm, 그리고 결국 45nm)을 보유하고 있습니다. 초고주파에서 기술의 생존 가능성을 확인하는 모든 기록은 이 라인의 수익성 기간을 연장합니다. 3nm CMOS 팹으로 장비를 교체하는 데는 150~200억 달러가 드는 반면, SiGe 공정을 채널당 500Gbit/s로 개선하는 데는 약 2~4억 달러가 듭니다.
측정 장비 제조사—Keysight, Rohde & Schwarz, Tektronix. 샤이트의 칩은 '기존 측정 시스템을 한계까지 밀어붙였습니다.' 이는 즉시 100GHz 이상 대역폭의 장치를 인증할 수 있는 새로운 세대의 오실로스코프, VNA, 신호 분석기에 대한 수요를 창출합니다. 이러한 장비 하나의 예산은 50만~200만 달러입니다.
이제 패자입니다.
순수 광자 스타트업(Ayar Labs, Lightmatter, Celestial AI). 이들은 '구리와 전자는 고갈되었고, 미래는 광자 인터커넥트'라는 내러티브를 홍보합니다. 샤이트의 기록은 순수 전자 SiGe 플랫폼이 여전히 한 자릿수로 확장될 수 있음을 보여줍니다. 500Gbit/s 전자 채널이 상용화되면, 광 I/O 시장의 일부는 적어도 데이터 센터 내 거리에서는 등장하지 않을 것입니다.
네트워킹 인프라 소비자로서의 NVIDIA. NVIDIA는 독점 고속 인터커넥트로 NVLink와 InfiniBand를 홍보합니다. 개방형 SiGe 플랫폼의 표준화된 500Gbps는 네트워킹 스택에서 NVIDIA의 수직적 솔루션에 대한 업계 의존도를 낮춥니다. 치명적이지는 않지만, NVIDIA의 네트워킹 포트폴리오 마진은 타격을 입을 수 있습니다.
인듐 인(InP) 전자 장치 제조사. InP는 전통적으로 채널당 100Gbit/s 이상의 틈새 시장을 차지했습니다. SiGe 기록은 실리콘 플랫폼이 InP의 독점 영역으로 간주되던 영역을 잠식하고 있음을 증명합니다. 이러한 전환이 상업적 규모로 발생하면, InP 팹은 스마트폰에서 실리콘이 GaAs에 가했던 것과 유사한 가격 압력에 직면할 것입니다.
언론이 말하지 않는 것
90%의 게시물에서 누락된 주요 통찰은 다음과 같습니다.
PACE 프로젝트(전체 이름: '초광대역 광-전자 아날로그-디지털 변환기')는 원래 전자-광자 프로그램으로 발표되었습니다. 기록을 세운 칩은 순수 전자식입니다. 광자 부품 없이 기록을 달성했습니다.
이는 실수가 아니라 프로그램 내의 아키텍처 분기입니다. 샤이트 팀은 동시에 광자 분기를 추진하고 있습니다: 2020~2021년에 실리콘 광자 플랫폼에서 광학 임의 파형 측정을 시연했습니다. 하지만 지금은 전자 결과를 발표하고 있습니다. 왜일까요? 실제로 광자 ADC는 커 콤에서 너무 많은 광 전력을 소비하고, 수백분의 1도 수준의 온도 안정화가 필요하기 때문입니다. 전자 트랙-앤드-홀드는 그냥 작동합니다.
이는 프로그램 후원자에게 불편한 질문을 던집니다: 전자 장치가 광자 없이 500Gbit/s를 제공한다면, 왜 광자-전자 하이브리드화에 수억 유로를 투자해야 할까요? 아직 답은 없지만, 그 부재는 유럽 연구 의제 내에 긴장을 조성합니다.
두 번째 통찰은 100Tbit/s의 실제 측면에 관한 것입니다. 출판물은 다중 채널 구성이 100Tbit/s 이상을 제공할 수 있다고 밝힙니다. 인상적으로 들리지만, 아무도 묻지 않습니다: 그러한 시스템은 얼마나 많은 전력을 소비할까요? 채널당 500Gbit/s가 5W(이 클래스 DSP의 일반적인 수치)를 필요로 한다면, 100Tbit/s를 위한 200개 채널은 ADC 변환만으로 1kW입니다. 레이저, 변조기, DSP, 순방향 오류 정정을 추가하면, 작은 신경망 훈련에 필적하는 에너지 예산이 나옵니다. 이는 아직 해결되지 않은 엔지니어링 문제이지만, 보도 자료는 침묵합니다.
세 번째 통찰: 팀은 비트 대 심볼 인코딩을 위해 직교 진폭 변조(QAM)를 사용했습니다. QAM은 위상 잡음에 민감하며, Weizel에 따르면 위상 잡음이 주요 적이었습니다. 따라서 기록 뒤에는 회로 설계뿐만 아니라 파장이 서브밀리미터로 측정되는 주파수에서 지터 억제에 대한 극도로 복잡한 작업이 있습니다. 이 노하우(아마도 비공개)는 잠재적 라이선스 사용자에 대한 파더보른 그룹의 주요 가치를 구성합니다.
예측: 향후 30일 및 90일
30일 (2026년 6월 9일까지)
이 기간의 주요 이벤트는 침묵입니다. 브로드컴, 마벨, GlobalFoundries 모두 파더보른 기록에 기반한 공개 성명을 발표하지 않을 것입니다. 이는 정상입니다: 법무 부서는 특허 권리를 확인하고, 사업 개발은 대학 프로젝트와의 연관성이 진행 중인 고객(특히 하이퍼스케일러 수준) 협상에 해를 끼칠 수 있는지 평가합니다.
예상되는 소음: 'NVIDIA InfiniBand의 죽음'과 'SiGe 대 실리콘 광자'에 대한 언론 및 블로그의 추측. Ayar Labs와 Lightmatter의 투자자는 LP로부터 경쟁 위협에 대한 질문을 받을 것입니다. 일부 벤처 펀드는 전문가 평가를 의뢰할 것이며, 그 결론은 일부 광 I/O 스타트업의 다음 라운드에 영향을 미칠 것입니다.
학계에서는 재현이 시작될 것입니다: 버클리, MIT, IMEC의 그룹이 자체 하드웨어에서 결과를 재현하려고 시도할 것입니다. 30일 이상이 걸리겠지만, IHP의 PDK에 대한 초기 액세스 요청은 즉시 이어질 것입니다.
90일 (2026년 8월 9일까지)
상업화 깔때기가 시작될 것입니다. 샤이트 팀은 기술을 시장에 출시한 경험이 있습니다: 2000년 샤이트가 공동 창업한 advICo 마이크로일렉트로닉스는 광섬유 시스템용 IP 블록을 성공적으로 판매했습니다. 가능한 단계는 가출원 출원 후, 보통 가을에 열리는 BCICTS(Bipolar/BiCMOS Circuits and Technology Meeting) 컨퍼런스에서 칩 시연입니다. 시연이 이루어지면 브로드컴과 마벨이 기술 스카우트를 보낼 것입니다.
동시에 정치적 요인이 등장할 것입니다. DFG의 39만 유로 자금은 미국의 520억 달러 CHIPS 법이나 중국의 화홍 반도체 투자에 비하면 미미합니다. 독일 정치인들은 이 기록을 '유럽은 아시아의 보조금 경로를 복사할 필요가 없으며, 우리는 엔지니어링 우수성으로 승리한다'는 주장의 근거로 사용하기 시작할 것입니다. 이는 반도체 연구에서 Horizon Europe 2027-2033 예산에 영향을 미칠 것입니다.
2026년 8월까지 주목해야 할 주요 사항은 주요 광 모듈 제조사(Ciena, Infinera, Nokia)가 파더보른 아키텍처를 참조하여 SiGe BiCMOS 기반 800G 또는 1.6T 트랜시버 계획을 발표하는지 여부입니다. 그러한 발표가 나오면 업계가 100Tbit/s 경쟁에서 SiGe에 베팅했음을 확인하는 것입니다. 그렇지 않으면 기록은 훌륭한 실험실 시연으로 남아 기존 칩의 수명을 한 세대 더 연장하지만 업계의 아키텍처 방향을 바꾸지는 않을 것입니다.
지금으로서는 파더보른에 축하를 보냅니다: 독일 대학 도시의 작은 그룹이 전자가 시장이 받아들일 준비가 된 것보다 더 빠르게 달릴 수 있음을 증명했습니다. 이는 누가 궁극적으로 이를 양산 칩에 넣고 주요 수십억을 벌어들이든, 샤이트 연구실이 오랫동안 자랑스러워할 업적입니다.
— Editorial Team
아직 댓글이 없습니다.